CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .30 .31 .32 .33 .34 32635.36 .37 .38 .39 .40 ... 33646 »
  1. LLED

    0下载:
  2. LED程序,是师傅编的,很好.现在正在弄以太网通讯,希望结交朋友共同研究学习-LED process, the chef series, very good. Now get Ethernet communications, hope to make friends joint research study
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-12
    • 文件大小:875byte
    • 提供者:shapp
  1. msm5105

    0下载:
  2. 高通公司的msm5105的寄存器配置文件,对开发人员有一定的帮助.-Qualcomm msm5105 register configuration file, the developers have some help.
  3. 所属分类:嵌入式/单片机编程

    • 发布日期:2014-04-05
    • 文件大小:875byte
    • 提供者:ndinga
  1. 2-10

    0下载:
  2. verilog写的2进制转换10机制代码-source for 2~10 with verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:874byte
    • 提供者:张三山
  1. baudTest_TB

    0下载:
  2. baud testbenchfor sync and assync serial communication
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:874byte
    • 提供者:Militã o
  1. segment

    0下载:
  2. 数码管显示,以7位二进制码对十六进制数进行编码转换-Digital tube display, with 7 bit binary code to sixteen hexadecimal encoding conversion
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:874byte
    • 提供者:张恒
  1. rxstat_widen

    0下载:
  2. takes a double-data-rate PCIe PHY interface and expands it to a double-wide single data rate interface for easier debugging
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:874byte
    • 提供者:mixdown
  1. lpc11--pwm

    0下载:
  2. lcp11**下的16位定时器产生pwm波程序代码-16-bit timer generate a pwm wave code lcp11**
  3. 所属分类:Other Embeded program

    • 发布日期:2017-11-14
    • 文件大小:874byte
    • 提供者:wang
  1. test12

    0下载:
  2. 自己用VerilogHDL语言编写的时钟程序,包括时钟进位计数模块,数码管显示模块和闹钟模块。在cpld芯片上经测试有效(开发环境没找到VerilogHDL,就选了VHDL,其实他们不一样的……)-Clock with Verilog HDL language written procedures, including clock binary counter module, digital display and alarm modules. The CPLD chip has been te
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-17
    • 文件大小:874byte
    • 提供者:潘昕
  1. ads1110

    0下载:
  2. I2C的AD采集ads1110,非常实用非常简单,还能达到的是14位精度-ads1110 cai ji
  3. 所属分类:DSP program

    • 发布日期:2017-04-11
    • 文件大小:874byte
    • 提供者:邓磊
  1. div

    0下载:
  2. 简单的定时器程序,可以在很多地方用到,同时不会有逻辑错误。-Simple timer program that can be used in many places, but there will be no logic errors.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:874byte
    • 提供者:张雯雯
  1. car

    0下载:
  2. 循迹小车程序,通过控制左右电机的转速来达到转向循迹的目的。-Car program
  3. 所属分类:SCM

    • 发布日期:2017-04-12
    • 文件大小:874byte
    • 提供者:玉米熊
  1. vhdlqiduanshumaguandongtai

    0下载:
  2. 七段数码管显示,是动态的显示,不过后期调试还是有点问题-Seven-segment LED display, the display is dynamic, but still a little late to debug problems
  3. 所属分类:SCM

    • 发布日期:2017-04-12
    • 文件大小:874byte
    • 提供者:vivi
« 1 2 ... .30 .31 .32 .33 .34 32635.36 .37 .38 .39 .40 ... 33646 »
搜珍网 www.dssz.com

浏览历史记录

关闭