CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .78 .79 .80 .81 .82 32883.84 .85 .86 .87 .88 ... 33646 »
  1. CHENGXU

    0下载:
  2. 数字电子电压表C语言原程序第二种方式的原文件
  3. 所属分类:其他嵌入式/单片机内容

    • 发布日期:2008-10-13
    • 文件大小:798byte
    • 提供者:wangqiang
  1. TM1628数码管显示程序

    3下载:
  2. TM1628数码管显示程序
  3. 所属分类:其他嵌入式/单片机内容

    • 发布日期:2009-09-03
    • 文件大小:798byte
    • 提供者:boyaofa18
  1. tm1629a.rar

    0下载:
  2. 显示,串行显示,TM1629芯片的使用及代码,disp and the code, it is used in little system. hope it could help you
  3. 所属分类:Other Embeded program

    • 发布日期:2017-03-23
    • 文件大小:798byte
    • 提供者:jk
  1. fifo_vhdl

    0下载:
  2. FIFO的VHDL编程,其中包括FIFO的读,写,满帧,半满帧信号驱动-FIFO of the VHDL programming, including the FIFO' s read, write, full frame, half-full frame signal drive
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:798byte
    • 提供者:刘石
  1. LED_matrix_sample

    0下载:
  2. Led matrix display sample for 89C51 with 74HC595
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-03
    • 文件大小:798byte
    • 提供者:Tam
  1. add1

    0下载:
  2. 可实现输入的2个一位十进制数的加、减运算。要求:输入提供十个数字键,先转化为8421码,再运算,输入的数据和输出结果都要以七段显示译码器显示出来(仿真波形)。输入模块、运算模块、数据转换模块要求用不同的模块分别实现。-Can be one of the input of two decimal addition, subtraction operations. Requirements: Enter the ten numeric keys provided, the first transfo
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:798byte
    • 提供者:weight
  1. detector_unos

    0下载:
  2. detertor de unos, deterta si vienen 4 unos eguidos , maquina de estados
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:798byte
    • 提供者:cristiaan3003
  1. Sequential-detection

    0下载:
  2. 序列检测器的vhdl设计(用状态机实现序列检测器的设计,了解一般状态机的设计与应用。)-Sequential detection
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:798byte
    • 提供者:lmy
  1. out-limited

    0下载:
  2. 今天在小熊有人说CSxx下载要扣分,其实我更纠结的是要登录,所以发出写好了N久的东东,简单的说下原理: 比如: 那么通过javascr ipt可以实现获取软件下载以及跳转到下载地址等。 写了个简单的页面,可以得到下载地址,包含扣分的,请用IE本地打开,因为用到了AJAX(本地打开才能跨域),代码如下:-Bear was CSxx download to the offense, I am even more tangled To log in, so to issue writ
  3. 所属分类:Other Embeded program

    • 发布日期:2017-03-29
    • 文件大小:798byte
    • 提供者:nchxzy
  1. decoder

    0下载:
  2. Verilog编写数字编码器,还有激励输入的代码-Verilog prepared encoder, as well as excitation input code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-02
    • 文件大小:798byte
    • 提供者:zhuojun chen
  1. key

    0下载:
  2. 应用verilog语言实现4*3按键输入显示在数码管上。-Application verilog language 4* 3 key input on the digital display.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:798byte
    • 提供者:陈超帅
  1. sat_det_block

    0下载:
  2. Saturation Detection Block Min/Max Parameter Input: I/Q
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:798byte
    • 提供者:taewon
« 1 2 ... .78 .79 .80 .81 .82 32883.84 .85 .86 .87 .88 ... 33646 »
搜珍网 www.dssz.com

浏览历史记录

关闭