CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .82 .83 .84 .85 .86 32887.88 .89 .90 .91 .92 ... 33646 »
  1. shukongfenpinqi

    0下载:
  2. 数控分频器设计:对于一个加法计数器,装载不同的计数初始值时,会有不同频率的溢出输出信号。计数器溢出时,输出‘1’电平,同时溢出时的‘1’电平反馈给计数器的输入端作为装载信号;否则输出‘0’电平。 -NC divider design : an adder counter, loading the initial count value, have different frequency output signal of the overflow. Counter overflow, the
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:797byte
    • 提供者:空气
  1. netQueue

    0下载:
  2. vxworks 通信信道缓冲控制的头文件
  3. 所属分类:VxWorks

    • 发布日期:2008-10-13
    • 文件大小:797byte
    • 提供者:wenxin
  1. ca_gen

    0下载:
  2. 此Verilog程序产生用于GPS卫星导航信号的C/A码,输入信号有时钟、时钟使能、复位、给定的卫星编号,输出产生的C/A码。此程序在代码上进行优化,占用了更少的资源。-This procedure generated Verilog for the GPS satellite navigation signals C/A code, the input signal with the clock, clock enable, reset, given the satellite number,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:797byte
    • 提供者:李殿为
  1. 22

    0下载:
  2. 这个是洗衣机控制器的代码,是用vhdl编写的,只有两个程序,有需要的用户可以下载-This is the washing machine controller code is written in vhdl, only two procedures, there is a need for users to download
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:797byte
    • 提供者:小李
  1. CU

    0下载:
  2. This a example for Control unit-This is a example for Control unit
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:797byte
    • 提供者:Mika
  1. VHDL_VGA

    0下载:
  2. VGA的VHDL编程示例代码,对学习VHDL编程帮助很大-VGA programming examples of VHDL code, VHDL programming of great help in learning
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:797byte
    • 提供者:张印
  1. pwm

    0下载:
  2. PWM波,适用于DSP2812开发板,产生六路PWM波,已经经过测试,完全正确-PWM wave for DSP2812 development board, resulting in six-channel PWM wave, has been tested completely correct
  3. 所属分类:DSP program

    • 发布日期:2017-04-05
    • 文件大小:797byte
    • 提供者:zhangpo
  1. Motor

    0下载:
  2. 飞思卡尔光电组用PWM控制舵机正转,反转和停机等功能-Freescale optical servo PWM control group with forward, reverse and stop functions
  3. 所属分类:DSP program

    • 发布日期:2017-04-03
    • 文件大小:797byte
    • 提供者:ABIGN
  1. control

    0下载:
  2. The Pipeline SPIN model using VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:797byte
    • 提供者:Mehran
  1. Taccuracy_-measuremen

    0下载:
  2. 等精度测量结果的处理,剔除粗值,计算出平均偏差,然后取得平均值。-Processing accuracy of measurement results, gross value, calculated the average deviation, and then the average value.
  3. 所属分类:SCM

    • 发布日期:2017-04-11
    • 文件大小:797byte
    • 提供者:安东
  1. pid

    0下载:
  2. pid controller design based vhdl code in xilinx code-pid controller design based vhdl code in xilinx code.....................
  3. 所属分类:VHDL-FPGA-Verilog

  1. CHAOSHENGBO

    0下载:
  2. 超声波测距的51单片机源码,测量距离十分准确-chao shengbo
  3. 所属分类:SCM

    • 发布日期:2017-04-12
    • 文件大小:797byte
    • 提供者:小林子
« 1 2 ... .82 .83 .84 .85 .86 32887.88 .89 .90 .91 .92 ... 33646 »
搜珍网 www.dssz.com

浏览历史记录

关闭