CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .85 .86 .87 .88 .89 32890.91 .92 .93 .94 .95 ... 33646 »
  1. GrayCounter

    0下载:
  2. 计数器,能够由二进制计数器转化为格雷码计数器
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:796byte
    • 提供者:于玮
  1. RS422sent

    0下载:
  2. 基于RS422的数据发送器- RS422sent
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:796byte
    • 提供者:打下
  1. main

    0下载:
  2. 基于DSP5402的12864液晶屏驱动程序-DSP5402' s 12864-based LCD driver
  3. 所属分类:DSP program

    • 发布日期:2017-04-01
    • 文件大小:796byte
    • 提供者:苗晓静
  1. FSMwithOutputsEncodedwithinStateBits

    0下载:
  2. FSM有限状态机FSM with Outputs Encoded within State Bits-FSM with Outputs Encoded within State Bits
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:796byte
    • 提供者:fjmwu
  1. pwm

    0下载:
  2. 带有死区的、频率可设置的PWM输出源码,实际中已经应用-With a dead zone, the frequency can be set in the PWM output source, have been applied in practice
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:796byte
    • 提供者:xuning
  1. cap

    0下载:
  2. 这是一段有关DSP2407使用捕获模块测量脉冲频率的程序,很有实用价值。-This is the programme about DSP2407 testing the frequency of the pulse by using the cap module.
  3. 所属分类:DSP program

    • 发布日期:2017-04-06
    • 文件大小:796byte
    • 提供者:jack
  1. ADC

    0下载:
  2. 2812中的adc源文件 序列发生器SEQ1和SEQ2级联成一个16通道的序列发生器,采样模式采用顺序采样-the adc source file in the dsp2812, SEQ1 and SEQ2 cascade into a SEQ which have 16 paths, it adopt seqencetial sampling
  3. 所属分类:DSP program

    • 发布日期:2017-04-04
    • 文件大小:796byte
    • 提供者:刘磊
  1. loop

    0下载:
  2. loop filter IIR for pll Fm demodulator
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:796byte
    • 提供者:bob
  1. SHIFT_REG

    0下载:
  2. SIMPLE SHIFT REGISTER.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:796byte
    • 提供者:Cian
  1. mux2to1

    0下载:
  2. --按下学习板的KEY1键和KEY2键,LED灯会显示状态 --KEY3作为选择器的开关; --1高电平选通a路信号也就是key1,;0低电平选通b路信号也就是key2-- Press the learning board KEY1 key and the KEY2 key, LED lantern display the state- KEY3 as selector switch - 1 high level gating a channel signal is key1 0 lo
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-03
    • 文件大小:796byte
    • 提供者:lixiaolong
  1. MASK_MODULATION_CODE

    0下载:
  2. MASK调制VHDL程序_好用_测试正确-The MASK VHDL program with _ _ modulation test
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:796byte
    • 提供者:于工
  1. QPSK

    0下载:
  2. QPSK调制是数字调制解调中 最为常见的调制方式之一,此Verilog 文件可以在FPGA上实现QPSK的调制方式-QPSK modulation is one of the most common digital modem modulation scheme, this Verilog file QPSK modulation scheme can be implemented on FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:796byte
    • 提供者:陆从乐
« 1 2 ... .85 .86 .87 .88 .89 32890.91 .92 .93 .94 .95 ... 33646 »
搜珍网 www.dssz.com

浏览历史记录

关闭