CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .15 .16 .17 .18 .19 33520.21 .22 .23 .24 .25 ... 33647 »
  1. touchtest

    0下载:
  2. this code for simple touch screen controlled by ad7843 made by me tested in protues7.5 and works perfectly. have fun
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-02
    • 文件大小:566
    • 提供者:ramzi
  1. 001

    0下载:
  2. 电子汉字显示应用,可轮流显示出电子信息四个大字,给大家看看了-Chinese characters show that the application of electronics to take a look at the the
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-10
    • 文件大小:566
    • 提供者:杨恒
  1. serial1

    0下载:
  2. echo program of ARM UART
  3. 所属分类:ARM-PowerPC-ColdFire-MIPS

    • 发布日期:2017-04-11
    • 文件大小:566
    • 提供者:amey
  1. bi_bus

    0下载:
  2. 基于FPGA的双向端口的开发,该方法简单易懂,便于读者理解和应用-FPGA-based bi-directional port development, the method is simple and easy to understand, easy to readers to understand and apply
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:565
    • 提供者:李海
  1. AGC

    0下载:
  2. 基于DSP的高质量AGC算法实现,本人原创-DSP-based AGC algorithm for high-quality, original I
  3. 所属分类:DSP program

    • 发布日期:2017-04-01
    • 文件大小:565
    • 提供者:zhang
  1. serial2parallel256

    0下载:
  2. Complex Add in Vhdl with generic parameter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:565
    • 提供者:Yousri
  1. phaseconrol

    0下载:
  2. 将10Khz的输入信号经过分频得到两路互补的方波信号,方波信号的频率由分频计数初值决定。然后将分频后的方波进行移相,从而得到另外两路方波信号,移相的大小也由计数器的的初值决定。-After the 10Khz frequency input signals are two complementary square wave signals, square wave signal frequency by a frequency count of initial decision. And the
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:565
    • 提供者:xiemeihong
  1. ADC_TCL5510-verilog

    0下载:
  2. verilog 驱动TLC5510代码,TLC5510是高速的AD,可达20MHz-verilog code driven TLC5510, TLC5510 is a high-speed AD, up to 20MHz
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:565
    • 提供者:
  1. FIBONACCI_SERIES

    0下载:
  2. fibonacci series in vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-08
    • 文件大小:565
    • 提供者:sree
  1. WROM

    0下载:
  2. Twiddle factors in ROM
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:565
    • 提供者:Jinu
  1. clk-10divide

    0下载:
  2. 基于verilog编写的十分频时钟,简单易懂,欢迎大家下载和学习-Based on the frequency counter verilog prepared very easy to understand, are welcome to download and learn
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:565
    • 提供者:李佳旭
  1. adder32bit

    0下载:
  2. vhdl code for 32 bit binary addition
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:565
    • 提供者:annie
« 1 2 ... .15 .16 .17 .18 .19 33520.21 .22 .23 .24 .25 ... 33647 »
搜珍网 www.dssz.com