CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .69 .70 .71 .72 .73 8774.75 .76 .77 .78 .79 ... 33646 »
  1. BOM__FLASH_V1.5_sch

    0下载:
  2. 此文件主要是关于主控为UT165,FLASH容量为1G的U盘原理图和BOM表,有需要的可以拿去用用。-This document was produced on the master for the UT165, FLASH, U disk storage capacity of 1G schematic and BOM table, need to take to use to use.
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-08
    • 文件大小:471.01kb
    • 提供者:stone
  1. pcb-350

    4下载:
  2. 本人做项目的基于STM32的工控板子,内有原理图,12光电,7继电器,6模拟量输入,1模拟量输出。-I do projects in the industrial-based STM32 board, within the schematic, 12 photoelectric, 7 relays, 6 analog inputs, one analog output.
  3. 所属分类:SCM

    • 发布日期:2014-07-25
    • 文件大小:471kb
    • 提供者:whf
  1. frequency-circuit

    1下载:
  2. 一个完整的变频器电路,找了蛮久的,发上来供大家学习一下,共同进步!-Complete frequency converter circuit diagram。
  3. 所属分类:SCM

    • 发布日期:2015-09-15
    • 文件大小:471kb
    • 提供者:廖永辉
  1. ise_lab16_dcm

    0下载:
  2. 数字时钟设计 excd-1开发板 适合初学者学习-excd-1 DCM
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-01-25
    • 文件大小:471kb
    • 提供者:alex
  1. yaffs2 doc

    0下载:
  2. yaffs2文件系统实现原理分析,已经添加了书签,很方便(Yaffs2 file system implementation principle analysis, has added bookmarks, very convenient)
  3. 所属分类:微处理器开发

    • 发布日期:2017-12-25
    • 文件大小:471kb
    • 提供者:QQyang
  1. pll_self_rst

    0下载:
  2. 用于检测ALTERA FPGA PLL应用中出现的假锁定问题(Used to detect false lock problems in ALTERA FPGA PLL applications)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-20
    • 文件大小:471kb
    • 提供者:njithjw
  1. LED_blinking

    0下载:
  2. LED灯闪烁程序 提供修改和测试软件接口(LED blinking: --USER --SYSTEM --OBJECTS)
  3. 所属分类:嵌入式/单片机编程

    • 发布日期:2017-12-24
    • 文件大小:471kb
    • 提供者:难得胡涂
  1. example27_DAC_ADC

    0下载:
  2. 对DSP的ADC采集功能的学习,通过对实例的应用来了解功能。(ADC acquisition function of the DSP learning, through the application of examples to understand the function.)
  3. 所属分类:嵌入式/单片机编程

    • 发布日期:2017-12-29
    • 文件大小:471kb
    • 提供者:少肖
  1. Example_Placed

    0下载:
  2. Example_Placed one times
  3. 所属分类:单片机开发

    • 发布日期:2018-04-30
    • 文件大小:471kb
    • 提供者:ccplu
  1. ISE_lab16

    0下载:
  2. 使用VHDL语言设计数字钟。 数字钟由晶振、分频器、计时器、译码器、显示器等组成-Digital clock design using the VHDL language. Digital clock from the crystal oscillator, frequency divider, timer, decoder, display and other components
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:470.99kb
    • 提供者:zhangsheng
  1. LCD-P-TouchPanel(simulate-IO)

    0下载:
  2. 3.2inch 320x240 Touch LCD (A) 用于驱动3.2inch触摸屏 I/0驱动方式-3.2inch 320x240 Touch LCD (A) is used to drive 3.2inch touch screen I/0 Drive
  3. 所属分类:ARM-PowerPC-ColdFire-MIPS

    • 发布日期:2017-04-04
    • 文件大小:470.98kb
    • 提供者:masterfa
  1. shift_register

    0下载:
  2. It is noise generator.it is a linear feedback 16 shift-registe where the bits 15,14,12,3 are fed back via xor gates.make random signal close to real noise
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:470.97kb
    • 提供者:sa
« 1 2 ... .69 .70 .71 .72 .73 8774.75 .76 .77 .78 .79 ... 33646 »
搜珍网 www.dssz.com