CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .65 .66 .67 .68 .69 17270.71 .72 .73 .74 .75 ... 33646 »
  1. sonix2501bRC

    0下载:
  2. sonix2501的测温程序,汇编实现的功能,可广泛应用-sonix2501 the temperature program, the compilation features implemented, can be widely applied
  3. 所属分类:SCM

    • 发布日期:2017-04-08
    • 文件大小:3.68kb
    • 提供者:xllbb
  1. Text1

    0下载:
  2. 串行口通信设置 源程序 编程实现串行口通信-Serial port communication settings source programming serial port communication
  3. 所属分类:SCM

    • 发布日期:2017-12-10
    • 文件大小:1kb
    • 提供者:张君宝
  1. TFT_3.5

    0下载:
  2. 乱写说明或说明不够认真 -Write without explanation or descr iption is not enough to seriously
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-29
    • 文件大小:10.82mb
    • 提供者:yangtao
  1. adi-Operational-Amplifier-

    0下载:
  2. 《ADI实验室电路合集(第1册)》,ADI官方发布的书籍,是ADI公司运算放大器的参考手册,对每种运放都有详细的电路说明。希望对硬件设计有所帮助。-ADI official release of the books, the company is ADI op amp reference manual, for each op amp has a detailed circuit descr iption. Want to help the hardware design.
  3. 所属分类:SCM

    • 发布日期:2017-06-22
    • 文件大小:39.64mb
    • 提供者:asdf
  1. Fw_gaitR_shuoshi

    0下载:
  2. 一些步态识别方向的优秀硕士论文,对此方向的研究者有一定的帮助-Some of the excellent direction of gait recognition pp, this direction will certainly help researchers
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-29
    • 文件大小:11.49mb
    • 提供者:jim
  1. 32bitcpu

    0下载:
  2. 用verilog写的32位CPU源码,通过汇编语言可以实现加减乘除左移右移等运算。并且通过Lookahead算法提高了运算效率,大大节省了运算时间。通过ASC流程可以模拟出其内部电路结构。代码,过程文件,readme在文件夹中-Written by 32-bit CPU verilog source code, assembly language can be achieved through the addition, subtraction and other operations righ
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-01
    • 文件大小:12.9mb
    • 提供者:杨岩
  1. SegScanDisp

    0下载:
  2. 基于VerilogHDL编写的7段数码显示管动态显示实验开发程序。-7 VerilogHDL prepared based on the digital display tube dynamic display experiment development process.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:507.7kb
    • 提供者:sun pei
  1. DS18B20

    0下载:
  2. 基于VerilogHDL开发的DS18B20温度传感器实验程序。-VerilogHDL developed based on experimental procedures DS18B20 temperature sensor.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2.31mb
    • 提供者:sun pei
  1. Clk_Div

    0下载:
  2. FPGA分频器的设计,通过修改参数值可以实现各种时钟频率信号。-Divider FPGA design can be achieved by modifying the parameter values ​ ​ of various clock frequency signal.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:359.97kb
    • 提供者:sun pei
  1. T51

    0下载:
  2. Intel 8051 的民間版 VHDL 原始碼. 在 XILINX ISE 可合成並跑過.-One of the VHDL source code for MCU 8051. This source code was been verified and successful compiles on the XILINX ISE enviroment.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:93.35kb
    • 提供者:Andy
  1. cal_mod

    0下载:
  2. 51单片机的计算器设计 很好用 适合初学者-this is a file designed for mcs51
  3. 所属分类:SCM

    • 发布日期:2017-04-06
    • 文件大小:1.42kb
    • 提供者:王阵
  1. beep

    0下载:
  2. 用于蜂鸣器音乐演奏测试程序,可以根据实际需要更改程序!-Music performance test procedures for the buzzer, you can change the program according to actual needs!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:686.25kb
    • 提供者:sun pei
« 1 2 ... .65 .66 .67 .68 .69 17270.71 .72 .73 .74 .75 ... 33646 »
搜珍网 www.dssz.com

浏览历史记录

关闭