CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程
收藏

文件名称:Clk_Div

  • 所属分类：
    VHDL-FPGA-Verilog
  • 标签属性：
    [VHDL] [源码]
  • 上传时间：
    2012-11-16
  • 文件大小：
    359.97kb
  • 已下载：
    0次
  • 提 供 者：
    sun****
  • 相关连接：
    无
  • 下载说明：
    别用迅雷下载，失败请重下，重下不扣分！
修正介绍说明

介绍说明－－下载内容来自于网络，使用问题请自行百度

FPGA分频器的设计，通过修改参数值可以实现各种时钟频率信号。-Divider FPGA design can be achieved by modifying the parameter values ​ ​ of various clock frequency signal.
(系统自动生成,下载前可以参看下载内容)

下载文件列表

Clk_Div/clk_div.asm.rpt
Clk_Div/clk_div.done
Clk_Div/clk_div.eda.rpt
Clk_Div/clk_div.fit.rpt
Clk_Div/clk_div.fit.smsg
Clk_Div/clk_div.fit.summary
Clk_Div/clk_div.flow.rpt
Clk_Div/clk_div.map.rpt
Clk_Div/clk_div.map.summary
Clk_Div/clk_div.pin
Clk_Div/clk_div.pof
Clk_Div/clk_div.qpf
Clk_Div/clk_div.qsf
Clk_Div/clk_div.qws
Clk_Div/clk_div.saf
Clk_Div/clk_div.sim.rpt
Clk_Div/clk_div.sof
Clk_Div/clk_div.tan.rpt
Clk_Div/clk_div.tan.summary
Clk_Div/clk_div.v
Clk_Div/clk_div.v.bak
Clk_Div/clk_div.vwf
Clk_Div/clk_div_nativelink_simulation.rpt
Clk_Div/db/clk_div.(0).cnf.cdb
Clk_Div/db/clk_div.(0).cnf.hdb
Clk_Div/db/clk_div.asm.qmsg
Clk_Div/db/clk_div.asm_labs.ddb
Clk_Div/db/clk_div.cbx.xml
Clk_Div/db/clk_div.cmp.bpm
Clk_Div/db/clk_div.cmp.cdb
Clk_Div/db/clk_div.cmp.ecobp
Clk_Div/db/clk_div.cmp.hdb
Clk_Div/db/clk_div.cmp.kpt
Clk_Div/db/clk_div.cmp.logdb
Clk_Div/db/clk_div.cmp.rdb
Clk_Div/db/clk_div.cmp.tdb
Clk_Div/db/clk_div.cmp0.ddb
Clk_Div/db/clk_div.cmp2.ddb
Clk_Div/db/clk_div.cmp_merge.kpt
Clk_Div/db/clk_div.db_info
Clk_Div/db/clk_div.eco.cdb
Clk_Div/db/clk_div.eda.qmsg
Clk_Div/db/clk_div.eds_overflow
Clk_Div/db/clk_div.fit.qmsg
Clk_Div/db/clk_div.hier_info
Clk_Div/db/clk_div.hif
Clk_Div/db/clk_div.lpc.html
Clk_Div/db/clk_div.lpc.rdb
Clk_Div/db/clk_div.lpc.txt
Clk_Div/db/clk_div.map.bpm
Clk_Div/db/clk_div.map.cdb
Clk_Div/db/clk_div.map.ecobp
Clk_Div/db/clk_div.map.hdb
Clk_Div/db/clk_div.map.kpt
Clk_Div/db/clk_div.map.logdb
Clk_Div/db/clk_div.map.qmsg
Clk_Div/db/clk_div.map_bb.cdb
Clk_Div/db/clk_div.map_bb.hdb
Clk_Div/db/clk_div.map_bb.logdb
Clk_Div/db/clk_div.pre_map.cdb
Clk_Div/db/clk_div.pre_map.hdb
Clk_Div/db/clk_div.rtlv.hdb
Clk_Div/db/clk_div.rtlv_sg.cdb
Clk_Div/db/clk_div.rtlv_sg_swap.cdb
Clk_Div/db/clk_div.sgdiff.cdb
Clk_Div/db/clk_div.sgdiff.hdb
Clk_Div/db/clk_div.sim.cvwf
Clk_Div/db/clk_div.sim.hdb
Clk_Div/db/clk_div.sim.qmsg
Clk_Div/db/clk_div.sim.rdb
Clk_Div/db/clk_div.sld_design_entry.sci
Clk_Div/db/clk_div.sld_design_entry_dsc.sci
Clk_Div/db/clk_div.syn_hier_info
Clk_Div/db/clk_div.tan.qmsg
Clk_Div/db/clk_div.tis_db_list.ddb
Clk_Div/db/clk_div.tmw_info
Clk_Div/db/prev_cmp_clk_div.asm.qmsg
Clk_Div/db/prev_cmp_clk_div.fit.qmsg
Clk_Div/db/prev_cmp_clk_div.map.qmsg
Clk_Div/db/prev_cmp_clk_div.qmsg
Clk_Div/db/prev_cmp_clk_div.tan.qmsg
Clk_Div/db/wed.wsf
Clk_Div/incremental_db/compiled_partitions/clk_div.root_partition.cmp.atm
Clk_Div/incremental_db/compiled_partitions/clk_div.root_partition.cmp.dfp
Clk_Div/incremental_db/compiled_partitions/clk_div.root_partition.cmp.hdbx
Clk_Div/incremental_db/compiled_partitions/clk_div.root_partition.cmp.kpt
Clk_Div/incremental_db/compiled_partitions/clk_div.root_partition.cmp.logdb
Clk_Div/incremental_db/compiled_partitions/clk_div.root_partition.cmp.rcf
Clk_Div/incremental_db/compiled_partitions/clk_div.root_partition.map.atm
Clk_Div/incremental_db/compiled_partitions/clk_div.root_partition.map.dpi
Clk_Div/incremental_db/compiled_partitions/clk_div.root_partition.map.hdbx
Clk_Div/incremental_db/compiled_partitions/clk_div.root_partition.map.kpt
Clk_Div/incremental_db/README
Clk_Div/simulation/modelsim/clk_div.sft
Clk_Div/simulation/modelsim/clk_div.vo
Clk_Div/simulation/modelsim/clk_div.vt
Clk_Div/simulation/modelsim/clk_div_modelsim.xrf
Clk_Div/simulation/modelsim/clk_div_run_msim_gate_verilog.do
Clk_Div/simulation/modelsim/clk_div_run_msim_rtl_verilog.do
Clk_Div/simulation/modelsim/clk_div_run_msim_rtl_verilog.do.bak
Clk_Div/simulation/modelsim/clk_div_run_msim_rtl_verilog.do.bak1
Clk_Div/simulation/modelsim/clk_div_v.sdo
Clk_Div/simulation/modelsim/clk_div_v.sdo_typ.csd
Clk_Div/simulation/modelsim/gate_work/clk_div/verilog.psm
Clk_Div/simulation/modelsim/gate_work/clk_div/_primary.dat
Clk_Div/simulation/modelsim/gate_work/clk_div/_primary.dbs
Clk_Div/simulation/modelsim/gate_work/clk_div/_primary.vhd
Clk_Div/simulation/modelsim/gate_work/clk_div_vlg_check_tst/verilog.psm
Clk_Div/simulation/modelsim/gate_work/clk_div_vlg_check_tst/_primary.dat
Clk_Div/simulation/modelsim/gate_work/clk_div_vlg_check_tst/_primary.dbs
Clk_Div/simulation/modelsim/gate_work/clk_div_vlg_check_tst/_primary.vhd
Clk_Div/simulation/modelsim/gate_work/clk_div_vlg_sample_tst/verilog.psm
Clk_Div/simulation/modelsim/gate_work/clk_div_vlg_sample_tst/_primary.dat
Clk_Div/simulation/modelsim/gate_work/clk_div_vlg_sample_tst/_primary.dbs
Clk_Div/simulation/modelsim/gate_work/clk_div_vlg_sample_tst/_primary.vhd
Clk_Div/simulation/modelsim/gate_work/clk_div_vlg_vec_tst/verilog.psm
Clk_Div/simulation/modelsim/gate_work/clk_div_vlg_vec_tst/_primary.dat
Clk_Div/simulation/modelsim/gate_work/clk_div_vlg_vec_tst/_primary.dbs
Clk_Div/simulation/modelsim/gate_work/clk_div_vlg_vec_tst/_primary.vhd
Clk_Div/simulation/modelsim/gate_work/_info
Clk_Div/simulation/modelsim/gate_work/_vmake
Clk_Div/simulation/modelsim/msim_transcript
Clk_Div/simulation/modelsim/rtl_work/clk_div/verilog.psm
Clk_Div/simulation/modelsim/rtl_work/clk_div/_primary.dat
Clk_Div/simulation/modelsim/rtl_work/clk_div/_primary.dbs
Clk_Div/simulation/modelsim/rtl_work/clk_div/_primary.vhd
Clk_Div/simulation/modelsim/rtl_work/clk_div_vlg_check_tst/verilog.psm
Cl

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 搜珍网是交换下载平台，只提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。更多...
  • 本站已设置防盗链，请勿用迅雷、QQ旋风等下载软件下载资源，下载后用WinRAR最新版进行解压.
  • 如果您发现内容无法下载，请稍后再次尝试；或换浏览器；或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
  • 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
查看所有评论

相关评论

暂无评论内容．

发表评论

*快速评论： 推荐 一般 有密码 和说明不符 不是源码或资料 文件不全 不能解压 纯粹是垃圾
*内　　容：
*验 证 码：
搜珍网 www.dssz.com