资源列表
Verilog
- Verilog的PPT教程，简明地介绍了如何编写Verilog程序，是学习Verilog语言很好的资料-The PPT Verilog tutorials, concise descr iption of how to write Verilog program is very good information to learn Verilog language
ST7735-DEMO
- ST7735測試程式,可以試看看(C CODE)-ST7735 FOR TFT DEMO SAMPLE CODE
keyscan
- 基于verilog的键盘扫描程序，实现4*4键盘的扫描-Verilog-based keyboard scanner, to achieve 4* 4 keyboard scanning
3bUVNexM
- ucosii的五个实验列子，任务管理，消息队列，时钟中中断等-ucosii Liezi five experiments, task management, message queue, the clock interrupt, etc.
datacompare
- 采用verilog语言来进行数据比较器 附带仿真波形-Verilog language used to compare data with simulation waveform control
rom
- 该源码是基于查找表的VHDL代码实现DDS-The source code is based on the VHDL code look-up table DDS
DDS
- DDS数字频率合成的verilog代码，附有正余弦查找表等-DDS digital frequency synthesis verilog code, with a cosine look-up table, etc.
ADS1.2PHELPPPDF
- ads1.2的详细介绍，和帮助，很好很详细-ads1.2 of detail, and help, very good in detail
4
- 本文给出了乒乓球比赛模拟及计分器的功能设计和原理框图，建立了各功能模块的模型，分析了其设计原理和实现方法。在设计中，充分利用了CD4017计数器的功能和发光二极管实现对乒乓球运动轨迹的模拟-In this paper, simulation and table tennis scoring device block diagram of the functional design and built a model of each functional module, analyzes its
3
- 电子数字钟设计实际上是一个对标准频率（1Hz）进行计数的计数电路。振荡器产生的时钟信号经过分频器形成秒脉冲信号，秒脉冲信号输入计数器进行计数，并把累计结果以“时”、“分”、“秒”的数字显示出来。-Electronic digital clock is actually a standard frequency (1Hz) to count the counting circuit. Oscillator clock signal through the divider formed second
compare-temper
- 基于DS18B20的单片机温度比较的程序-compare temper
2
- EDA的课程设计，利用VHDL语言、PLD设计基于FPGA的出租车计费系统，选用ALTERA公司低功耗、低成本、高性能的FPGA芯片EPF10K10，以MAX+PLUSⅡ软件作为开发平台，设计了出租车计费器系统程序并进行了编译，功能仿真和下载。使其实现计费以及预置和模拟汽车启动、加速、停止、暂停等功能，并动态扫描显示车费数目。-EDA curriculum design, the use of VHDL language, PLD design FPGA-based taxi billing s