CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .67 .68 .69 .70 .71 18272.73 .74 .75 .76 .77 ... 33646 »
  1. 1

    0下载:
  2. Energy consumption and route changes are the most important features in the design of mobile sensor routing protocols. This study references geographic position information assisted routing of an ad hoc network to design an energy efficient routing p
  3. 所属分类:SCM

    • 发布日期:2017-04-16
    • 文件大小:277.44kb
    • 提供者:vino
  1. deccount16nr

    0下载:
  2. 16位任意计数分频器,VHDL语言实现,通过测试-Any count 16-bit divider, VHDL language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.92kb
    • 提供者:zhangwei
  1. code

    0下载:
  2. Test code for sames 9904B
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-13
    • 文件大小:2.26kb
    • 提供者:PRITHVIRAJ
  1. AT45DB161D

    0下载:
  2. SPI接口的FLASH ROM AT45DB161D的驱动方法 AT45DB161D允许简单的在系统重新编程,而无需输入高编程电压。芯片可以采用2.5V~3.6V或2.7V~3.6V单电源供电,进行编程与读取操作。它可以通过#CS来进行使能,并通过三线接口(SI、SO、SCK)进行数据通信。-To allow for simple in-system reprogrammability, the AT45DB161D does not require high input voltage
  3. 所属分类:SCM

    • 发布日期:2017-04-09
    • 文件大小:1.23mb
    • 提供者:曹贺
  1. 0

    0下载:
  2. The proposed MAC adjusts its communication protocols and the parameters of the IEEE 802.15.4 superframe.
  3. 所属分类:SCM

    • 发布日期:2017-04-24
    • 文件大小:327.13kb
    • 提供者:vino
  1. multiplier

    0下载:
  2. 利用Wallace乘法器树原理写的乘法器,6:2的基本单元-Multiplier using Wallace tree multiplier principle of writing, the basic unit of 6:2
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:3.03kb
    • 提供者:abby
  1. Verilog

    0下载:
  2. 一个我觉得很不错的课件,讲了Verilog的语言基本要点,和集成电路的一些基础知识-I think a very good courseware, speaking of the basic elements of Verilog language, and some basic knowledge of integrated circuits
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-21
    • 文件大小:6.31mb
    • 提供者:abby
  1. chaoshengbo

    0下载:
  2. 超声波测距,用1602LCD显示,能够测量较为精确地距离,都是初学者的作品-Ultrasonic ranging, with 1602LCD show more accurate to measure the distance, are the works of beginners
  3. 所属分类:SCM

    • 发布日期:2017-04-14
    • 文件大小:3.26kb
    • 提供者:luwanjia
  1. brentkung_16

    0下载:
  2. 16位的brentkung加法器树,在xilinx软件下-16-bit brentkung adder tree, under the xilinx software
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:402.22kb
    • 提供者:abby
  1. brentkung_8

    0下载:
  2. 8位的brentkung加法器树,在ISE环境下-8-bit brentkung adder tree, the ISE environment
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:183.02kb
    • 提供者:abby
  1. yaoyaobang

    0下载:
  2. 类似旋转时钟,一手持方式在空中摇动,由于视觉暂留,可以替代点阵的列扫描-Similar to the rotating clock, a hand-held shaking in the air, due to persistence of vision, can replace the matrix of column scanning
  3. 所属分类:SCM

    • 发布日期:2017-04-04
    • 文件大小:569byte
    • 提供者:luwanjia
  1. xuanzhuanshizhong

    0下载:
  2. 旋转时钟,以16位发光二极管的旋转代替点阵的列扫描,实现字符和图像的显示 扫描键盘是4*4的按键扫描,为初始练习的小程序-Rotate the clock, to 16 replace the lattice rotation LED scanning the columns to achieve the character and display the scanned image is 4* 4 keyboard key scanning, small program to practi
  3. 所属分类:SCM

    • 发布日期:2017-04-06
    • 文件大小:990byte
    • 提供者:luwanjia
« 1 2 ... .67 .68 .69 .70 .71 18272.73 .74 .75 .76 .77 ... 33646 »
搜珍网 www.dssz.com