资源列表
CC2530ds1302
- Zigbee模块 CC2530 DS1302 程序 可以设置时间，串口将时间发送到上位机， DS1302数据引脚不需要上拉必须接P1_1或P1_0-Zigbee module CC2530 DS1302 procedures can be set a time, a serial port to send time to PC, DS1302 data pins do not need to pull must meet P1_1 or P1_0
1210
- ad芯片的配置程序，-AD chip configuration program, Oh Oh Oh Oh Oh Oh
xinhaosuofangchengxu
- 用实验方法确定放大倍数超过何值时就会发生溢出，用理论计算解释,实现信号缩放功能-Occurs when you zoom in beyond what value is determined experimentally overflow, theoretical calculations explain, signal scaling function
jiaotongxinhaodeng
- 把东西南北方向的红绿黄灯编号，然后在软件当中把灯亮时的状态设为“1”，灯灭时的状态设为“0”。第几个灯亮，就在第几位用二进制的1表示，所以以上提的状态都以这个思路来表示。之后把每一个状态的二进制转换为十六进制。因此用十六进制来表示每一个状态。-Things red, green and yellow Number of north-south direction, and then the software which lights when the state is set to "
PSK-modulator-design-using-VHDL
- 用VHDL语言编程来实现PSK调制器的设计，1）产生基带序列 ，此处用M序列 2）完成PSK调制 -PSK modulator using VHDL language programming to design, 1) generates the baseband sequence, here M-sequence 2) complete the PSK modulation
shaomiaoqudongxianshidianlu
- 为了减少8位显示信号的接口连接线，实验箱中的数码显示采用扫描 显示工作模式。即8位数码管的七段译码输入（a,b,c,d,e,f,g）是并联在 一起的，而每一个数码管是通过一个3位选择sel[2..0]来选定 的。-In order to reduce the 8-bit display signal interface cable, digital display in the experimental box scan display mode of operation. I.e. the s
watchdog
- 定时模式：将WDT设置为定时模式产生定时中断，控制P1.0的输出，使LED周期亮灭。 看门狗模式：将WDT设置成看门狗模式，此时，当看门狗定时器溢出时，将会产生复位。 -Timing mode: WDT setting the timing mode timer interrupt, control the P1.0 output, the LED cycle light off. Watchdog mode: WDT set watchdog mode, at this time, w
IO-port
- 通过软件触发P5.1端口，控制LED指示灯的闪烁。 -Software trigger the P5.1 port, control the LED indicator flashes.
shaomiaoqudong
- 完成扫描显示驱动电路的设计，实现在8 个数码管上轮流显示字符0－F 的功能。 -Complete the scan driver circuit design, implementation turns eight digital tube display characters 0-F.
4wei-ji-shu-qi
- 4位同步二进制加法计数器的工作原理是指当时钟信号clk的上升沿到来时，且复位信号clr低电平有效时，就把计数器的状态清0。 在clr复位信号无效（即此时高电平有效）的前提下，当clk的上升沿到来时，如果计数器原态是15，计数器回到0态，否则计数器的状态将加1. -4 synchronous binary adder counter works by the rising edge of the clock signal clk, and the reset signal CLR acti
youxianpaidui
- CPLD/FPGA开发常用程序，用CPLD实现可编程逻辑电路，优先排队电路编程实现-CPLD/FPGA development of common procedures, with CPLD programmable logic circuit, priority queuing circuit programming
source
- tl718 OBD 故障诊断码读取程序参考-tl718 OBD