CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .07 .08 .09 .10 .11 9712.13 .14 .15 .16 .17 ... 33646 »
  1. 51-555

    0下载:
  2. 用555芯片产生并输出等间隔连续脉冲、断续波脉冲、幅度调制脉冲三种波形发生电路以及电压和电流输出电路,通过通过单片机控制选择不同的治疗刺激脉冲序列的输出、控制治疗时间-555 chip generates and outputs interval continuous pulse the intermittent wave pulse, amplitude modulated pulse the three waveform generation circuit and the voltage
  3. 所属分类:Other Embeded program

    • 发布日期:2017-11-24
    • 文件大小:23.28kb
    • 提供者:邢亚东
  1. smgdtxs

    0下载:
  2. 数码管的动态显示,基于51单片机的开发,有现成的代码。-Digital tube dynamic display, based on the development of 51 single-chip, ready-made code.
  3. 所属分类:SCM

    • 发布日期:2017-11-24
    • 文件大小:15.15kb
    • 提供者:蓝色天空
  1. clock

    0下载:
  2. 实现时钟调时和设置闹铃,基于51单片机的开发,直接用中断来实现-The clock tune and set the alarm
  3. 所属分类:SCM

    • 发布日期:2017-11-25
    • 文件大小:75.88kb
    • 提供者:蓝色天空
  1. AD

    0下载:
  2. TLC5620串行 DAC 产生正弦波 C/C-TLC5620 DAC
  3. 所属分类:SCM

    • 发布日期:2017-12-03
    • 文件大小:1.59kb
    • 提供者:yyg
  1. p_in_s_out

    0下载:
  2. 并入串出寄存器设计  datain[7..0] 是八位数据输入端,并行输入;  clk 脉冲输入端,数据的移位靠该引脚触发;  load 是读入数据控制端;  dataout 一位数据的输出端。 -String into a register Design  datain [7 .. 0] is the eight-bit data input terminal, parallel inpu
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-10
    • 文件大小:304.9kb
    • 提供者:吴胜兵
  1. bidirection_reg

    0下载:
  2. 移位寄存器设计 整个电路由一个主时序进程完成;在每一个时钟的上升沿,根据mode[1:0]的值进行清零、左移或右移操作,在主时序进程中由case语句完成;移位操作由for….loop语句完成8位十六进制数逐位移动。-Shift register design the entire circuit is completed by a master timing process each rising edge of the clock, according to the value of t
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-23
    • 文件大小:388.41kb
    • 提供者:吴胜兵
  1. mps-

    0下载:
  2. 1. 伪随机序列概述 在扩展频谱通信系统中,伪随机序列起着十分关键的作用。在直接序列扩频系统得发射端,伪随机序列将信息序列的频谱扩展,在接收端,伪随机序列将扩频信号恢复为窄带信号,进而完成信息的接收。 -1. The pseudo-random sequence Overview, pseudo-random sequence plays a very crucial role in the spread spectrum communication system. Obtained i
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-19
    • 文件大小:275.83kb
    • 提供者:吴胜兵
  1. car_count

    0下载:
  2. car_enter,car_exit分别表示有车辆进入停车场和离开停车场。count1和count2是两个计数器,分别计数进入停车场的车辆数目和离开停车场的车辆数目。total=count1-count2, 表示停在停车场中的车辆数目。lot_full表示停车场已满,即total的大小等于预置的停车场最大停车数(例如32)。 lot_empty表示停车场车辆数目为零。-car_enter, car_exit vehicles entering the car park and leave the
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-17
    • 文件大小:392.03kb
    • 提供者:吴胜兵
  1. wwww

    0下载:
  2. 整个电路由单一饮料控制电路模块binctr.vhd和顶层电路模块refill.vhd组成;其中顶层电路模块中包含两种饮料控制电路,一种饮料为cola,另一种饮料为diet。其中每一种饮料的最大数量为3,当两种饮料的剩余数量均为0时使refill_bins置1。binctr.vhd控制电路以递减计数器为基础,并将该模块作为一个component包含在package中。-The entire circuit is controlled by a single beverage circuit the
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-16
    • 文件大小:16.61kb
    • 提供者:吴胜兵
  1. Si1143

    0下载:
  2. 51核心单片机与Si1143开发板的通讯,并作出简单的动作捕捉识别的代码-Code of 51 core single-chip Si1143 development board communications and making a simple motion capture identification
  3. 所属分类:SCM

    • 发布日期:2017-11-06
    • 文件大小:11.19kb
    • 提供者:WWL
  1. traffic_lights

    0下载:
  2.  交通灯控制器控制红(r)、绿(g)、黄(y)三种不同颜色的交通灯,这三种不同颜色灯的亮、灭分别由三个定时器(timer1、timer2、timer3)控制;  当某个定时器工作时,它所控制的交通灯亮,直到设定的定时时间到(该定时器状态由’0’变’1’),交通灯跳转到另一种状态;  clk是脉冲控制端(图中未标出);reset是异步复位端,复位状态为红色交通灯亮;  输出端r、g、y分别表示三种颜色交通灯的亮、灭状态。
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-26
    • 文件大小:662byte
    • 提供者:吴胜兵
  1. stm32f10x_it

    0下载:
  2. 基于STM32核心的中断处理多路高速编码器采集程序,此程序已在实际产品中得到可靠应用-Based on the STM32 core interrupt handling multiple high-speed encoder acquisition program, this program has been in the actual product reliable application
  3. 所属分类:ARM-PowerPC-ColdFire-MIPS

    • 发布日期:2017-11-18
    • 文件大小:4.06kb
    • 提供者:蓝生
« 1 2 ... .07 .08 .09 .10 .11 9712.13 .14 .15 .16 .17 ... 33646 »
搜珍网 www.dssz.com

浏览历史记录

关闭