CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .01 .02 .03 .04 .05 1206.07 .08 .09 .10 .11 ... 4323 »
  1. PSK-VHDL

    0下载:
  2. PSK调制与解调VHDL程序及仿真,仿真通过-PSK modulation and demodulation process, and VHDL simulation, simulation by
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:71.29kb
    • 提供者:海玲
  1. CANDY1

    0下载:
  2. 用VHDL实现的数字钟,实现消抖,计时,显示分秒,秒表等功能-VHDL implementation with digital clock and realize elimination shake, timing, displays minutes and seconds, stopwatch functions
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.31kb
    • 提供者:凌云
  1. VHDL

    0下载:
  2. 利用VHDL实现任意函数发生器,包括方波、正弦波、三角波等。-The use of VHDL to achieve arbitrary function generator, including square, sine wave, triangle wave and so on.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:39.27kb
    • 提供者:陈海巍
  1. vhdl

    0下载:
  2. VHDL是一门很好的硬件描述语言。它有很多功能和语句。-VHDL is a very good hardware descr iption language. It has a lot of functions and statements.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:1.1kb
    • 提供者:crucify
  1. ddsxw

    0下载:
  2. 基于DDS的顺序脉冲 基于DDS的顺序脉冲-the shun xu wave based on dds ,the shunxu wave based on dds
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:625.69kb
    • 提供者:zhangyunchuan
  1. basedondds

    0下载:
  2. 基于DDS方式的信号发生器设计 -tHE WAVE based on DDS tHE WAVE based on DDS tHE WAVE based on DDS
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:206.19kb
    • 提供者:zhangyunchuan
  1. FIR_VHDL

    0下载:
  2. filtre fir a 3 coefficient (tous les bloc et les processeur elementaires
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:121.37kb
    • 提供者:khaled
  1. bcd2bin_n

    0下载:
  2. This decoder binary to Binary Coded Decimal. Im tested on s3e-This is decoder binary to Binary Coded Decimal. Im tested on s3e
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:782byte
    • 提供者:luk
  1. SerMod

    0下载:
  2. 串口控制器,带双FIFO非常好控制 verilog-Serial controller, with pairs of FIFO very good control of verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:10.3kb
    • 提供者:zhangxinggang
  1. I2C_slaver

    1下载:
  2. I2C从端,用于接收master的控制信号 verilog-I2C from the side, for receiving master control signal verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:1.57kb
    • 提供者:zhangxinggang
  1. myinterpolation

    0下载:
  2. 复杂的插值函数,用于颜色空间转换 verilog-The complex interpolation function for color space conversion verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:1.19kb
    • 提供者:zhangxinggang
  1. SEED-FEM025

    1下载:
  2. 合纵达FPGA开发板,原理图V-4系列,包括powerpc-fpga
  3. 所属分类:VHDL编程

    • 发布日期:2013-08-20
    • 文件大小:2.06mb
    • 提供者:杨光
« 1 2 ... .01 .02 .03 .04 .05 1206.07 .08 .09 .10 .11 ... 4323 »
搜珍网 www.dssz.com