资源列表
ug_altmult_add
- ug_altmult_add,programed with qartus
VerilogHDL
- VerilogHDL硬件描述语言(简单的Verilog HDL语法
VGAcontrol
- alter控制VGA输出VHDL源代码 使用方法： 1.拷贝到硬盘，用Quartus中新建工程，添加文件即可。
JIDAIMA
- 基带码发生器的VHDL源码及仿真程序用于通信系统中基带码的产生
H1wQqGvI
- 详细介绍了ALTERA器件的IP CORE以及如何使用SDR SDRAM CONTROL
buffer
- 用于Quartus软件开发的程序。主要介绍buffer的编写。
kejian2
- 是fpga方面的不错的课件，供大家参考，多提意见
ByteBlasterII
- 详细介绍MODELSIM的使用方法，很好的
tra_control
- 基于Maxplus2的Verilog编程，实现交通灯功能（包含倒计时）
Serial_CRC
- CRC校验串行实现方法,verilog源码,利用反馈线性移位寄存器的方法,实现简单,适用于串行通信协议中的CRC校验.
VHDL-Cookbook
- VHDL-Cookbook 初学VHDL的好资料。
VHDL-quick-start
- VHDL-quick-start 初学VHDL好东西，快速起步。 英文资料。