CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .00 .01 .02 .03 .04 3405.06 .07 .08 .09 .10 ... 4323 »
  1. FRFT_Ozaktas

    3下载:
  2. 这是分数阶傅里叶变换FRFT的土耳其算法的FPGA实现的程序,FPGA是Xilinx的virtecx-5,这是我在做毕业设计的时候自己编写的,希望能对你有帮助!-This is the fractional Fourier transform algorithm FRFT Turkish FPGA implementation of the program, FPGA is the Xilinx virtecx-5, which is what I was doing graduate desi
  3. 所属分类:VHDL编程

    • 发布日期:2014-03-08
    • 文件大小:1.27mb
    • 提供者:李工
  1. serial_to_para

    0下载:
  2. verilog状态机实现并串转换serial_to_para,本人已调试并仿真成功,绝对可用-verilog state machine and string conversion,i think it is very important to someone who is ready to learn verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:718byte
    • 提供者:范志荣
  1. fsm_seq0101

    0下载:
  2. verilog状态机实现的序列检测器,本人仿真通过,绝对可用,欢迎大家下载学习。-verilog state machine sequence detector simulation by himself, absolutely free, welcome to download the study.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:603byte
    • 提供者:范志荣
  1. trafficlight

    0下载:
  2. 本人编写的简易交通灯程序,希望对大家有用,并欢迎批评指正-I prepared a simple traffic light program, I hope useful for everyone, and welcome criticism.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:738byte
    • 提供者:范志荣
  1. alu1

    0下载:
  2. 本文是基于vhdl的8位cpu ip core设计alu-This article is based on the 8 vhdl cpu ip core design alu
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:408.73kb
    • 提供者:guogengjuan
  1. lock

    0下载:
  2. 本人编写的verilog程序密码锁,已仿真通过,欢迎大家下载并指正批评,互相学习。-I write verilog program locks have been through simulation, welcome to download and correct criticism, learn from each other.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:984byte
    • 提供者:范志荣
  1. binary_to_BCD

    0下载:
  2. 本人编写的2进制转换为BCD码的verilog程序,绝对可用,已测试通过。-I write binary to BCD verilog program, absolutely free, have been tested.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:807byte
    • 提供者:范志荣
  1. elevator

    0下载:
  2. 本人编写的verilog电梯程序,已仿真通过,欢迎大家下载学习,批评指正。-I write verilog lift procedures have been through simulation, welcome to download the study, criticism.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.84kb
    • 提供者:范志荣
  1. ad_ctr

    0下载:
  2. 本人编写的ad9280控制器程序,经过硬件测试通过,欢迎大家下载学习。-I prepared ad9280 controller program, after the hardware test, welcome to download the study.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:818byte
    • 提供者:范志荣
  1. sdk_echo_lwip

    0下载:
  2. echo_server,基于xlinx的sdk编程,采用lwip完成了tcpip协议,包含完整的源代码。-echo_server, based xlinx the sdk programming, using lwip completed tcpip agreement contains the complete source code.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-17
    • 文件大小:3.97mb
    • 提供者:chan
  1. sdk_memory_test

    0下载:
  2. 内存测试程序,包含完整的源码。在xilinx的sdk环境下运行-Memory testing procedures, including complete source code. Run under the xilinx sdk environment
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2.33mb
    • 提供者:chan
  1. iq_balance

    1下载:
  2. 调整iq幅度不平衡的模块,可以解决载漏和边带问题。-Iq amplitude imbalance adjustment module can be resolved carrier and sideband leakage problems.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:6.92kb
    • 提供者:chan
« 1 2 ... .00 .01 .02 .03 .04 3405.06 .07 .08 .09 .10 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭