CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .03 .04 .05 .06 .07 3408.09 .10 .11 .12 .13 ... 4323 »
  1. chap2

    0下载:
  2. 《VHDL编程实例》一书的范例文件,第二章内容-" VHDL programming examples," a book of sample files, the second chapter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:4.44kb
    • 提供者:kangyi
  1. chap3

    0下载:
  2. 《VHDL编程实例》一书的范例文件,第三章内容-" VHDL programming examples," a book of sample files, the contents of Chapter III
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.98kb
    • 提供者:kangyi
  1. chap4

    0下载:
  2. 《VHDL编程实例》一书的范例文件,第四章内容-" VHDL programming examples," a book of sample files, the contents of Chapter IV
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:8.85kb
    • 提供者:kangyi
  1. chap5

    0下载:
  2. 《VHDL编程实例》一书的范例文件,第五章内容-" VHDL programming examples," a book of sample files, the contents of Chapter V
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:6.58kb
    • 提供者:kangyi
  1. JCONTROL_24

    0下载:
  2. 256分步步进电机开环控制系统 所需的需存入ROM的COS值-256 by step motor open loop control system is required to be deposited in the cosine value of the ROM
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.48kb
    • 提供者:费翔
  1. jiaotongdeng

    0下载:
  2. 这是基于verilog hdl的交通灯源代码,实现40秒绿灯5秒黄灯,共45秒的红灯。试过可以的。大家可以-This is based on the traffic lights verilog hdl source code, 40 seconds yellow green 5 seconds, 45 seconds, the red light. Tried possible. We can look at
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:228.68kb
    • 提供者:朱枫
  1. shuzishizhong

    0下载:
  2. 这是基于verilog hdl的数字时钟源代码,能够实现时分秒的计时,可以手动进行调时与调分。-This is based on the digital clock verilog hdl source code, can be achieved when every minute of the time, you can adjust the time manually adjusting points.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:364.55kb
    • 提供者:朱枫
  1. nocem

    0下载:
  2. 基于VHDL硬件描述语言,实现了一款硬件片上网络模拟器,对网络接口桥的实现也有所介绍。-NoCem is an integrated emulation environment for Network on a Chip research. Network on Chips are used for processing elements on a single die to communate over a packet switched network. This is in contr
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:188.86kb
    • 提供者:云海
  1. wb_dma_latest.tar

    0下载:
  2. 这是一个简单IP核的DMA桥,他有两个WISHBONE接口,该平台可实现在两个相同或不同接口之间DMA数据的搬运。-This is a simple DMA/Bridge IP core. It has two WISHBONE interface. It can perform DMA transfers between the two interfaces or on the same interfaces.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:139.86kb
    • 提供者:云海
  1. DE2-usb-isp1362-2007-08-18

    0下载:
  2. USB host project with Altera DE2
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1.87mb
    • 提供者:Christian Wang
  1. LED

    0下载:
  2. 流水灯,实现几个led灯 的轮流点亮,可以控制速度。-Water lights, led lights to achieve a few turns lit, you can control the speed.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:261.83kb
    • 提供者:charley
  1. nios2_led_one

    0下载:
  2. 使用nios2点亮一个led灯,使用软件quartus13.0,开发板de2-115-nios2 led quartus13.0 de2-115
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-12
    • 文件大小:18.3mb
    • 提供者:dove
« 1 2 ... .03 .04 .05 .06 .07 3408.09 .10 .11 .12 .13 ... 4323 »
搜珍网 www.dssz.com