CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .03 .04 .05 .06 .07 3408.09 .10 .11 .12 .13 ... 4323 »
  1. rs232

    0下载:
  2. uart rs232 receiver and transmiter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:3.66kb
    • 提供者:franek kimono
  1. mycounter1_100_ver2

    0下载:
  2. 使用纯电路图组成100进值的计数器,分别采用D触发器、JK触发器、T触发器三种触发器组成计数器-100 counter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.66kb
    • 提供者:冉斌
  1. altera_Sine_CosineusingtheCORDICalgorithm

    0下载:
  2. 计算机算术是微处理器运算的数学基础,其中一个非常重要的部分就是超越函数的计算问题。数学函数的VHDL实现-Computer arithmetic is a microprocessor based on mathematical computing, in which a very important part is the calculation of transcendental function. VHDL realization of mathematical functions
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:3.66kb
    • 提供者:
  1. lcdTAGEM

    0下载:
  2. LCD VHDL code for Spartan Series FPGA boards
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.66kb
    • 提供者:gariyak ak
  1. SimpleRAMModel

    0下载:
  2. 一个SIMPLE RAM ACCESS的VHDL很经典的例子,我老师的作品。-a SIMPLE RAM ACCESS VHDL classic example of my teacher's work.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:3.65kb
    • 提供者:周阳
  1. Temp2

    0下载:
  2. dice game in verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:3.65kb
    • 提供者:harini
  1. zigzag_decode

    1下载:
  2. 用于FPGA的反Z变换算法的Verilog代码。可用于JPEG及MPEG压缩算法。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:3.65kb
    • 提供者:caesar
  1. rgb2ycrcb

    0下载:
  2. RGB to YCC space color converter verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:3.65kb
    • 提供者:carlos andres
  1. spi.sim

    0下载:
  2. vhdl spi cpld simulation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:3.65kb
    • 提供者:mohamad
  1. rs-232-schema.PNG

    0下载:
  2. RS232 schema for accessing serial console in RTL8186 access point
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.65kb
    • 提供者:maxilee
  1. 68013iologic

    0下载:
  2. 该代码是verilog语言。是USB接口芯片68013的ioFIFO描述。-The code is the verilog language. 68013 ioFIFO descr iption of the USB interface chip.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:3.65kb
    • 提供者:xuling
  1. traffic-lights

    0下载:
  2. 交通灯代码,可实现东西南北红绿灯显示及倒计时,紧急情况可重置,还可实现左转点阵显示。-Traffic light code to achieve the East and West traffic light shows and countdown, emergency situations can be reset, but also to achieve turn left dot matrix display.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:3.65kb
    • 提供者:刘锦宇
« 1 2 ... .03 .04 .05 .06 .07 3408.09 .10 .11 .12 .13 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭