资源列表
gps_jiance
- 合并单元内GPS同步时钟的检测 合并单元内GPS同步时钟的检测
altera
- 一个非常好的dc使用书籍 一个非常好的dc使用书籍
dds
- 实现dds功能,利用quartus软件, 子模块包括加法器,锁相环,date-rom 利用原图将各模块综合,利用ps2键盘控制频率及相位。
highspeed
- 数字时钟的VHDL语言描述,具有高精度,控制性能良好
uart_regs
- 可以直接下载到芯片用的带有FIFO的完全UART程序,vhdl语言编写。
doubleportram
- 高速双端口RAM的vhdl实现。包含仿真波形
SRAM_16Bit_512K
- 一个sram的源码程序,它是256kbx16bit的sram
1_060726205345
- 这是一个很实用的,很实用的,关于软件的使用,大家可以来看看。
PCt
- 这是关于赢vhdl语言变得信号采集卡,很有实用性,大家可以来看看的。
TLC5510VHDL
- 功能:基于VHDL语言,实现对高速A/D器件TLC5510控制
DAC0832VHDL
- DAC0832 接口电路程序.功能:产生频率为762.9Hz的锯齿波DAC0832VHDL程序与仿真
ALU_verilog
- 用verilog语言编写的4位算术逻辑单元ALU,功能参考74181,包含.v文件以及测试用.vwf文件
