资源列表
config_dac
- Verilog实现 spi接口的FPGA实现 通过仿真，修改后即可应用
RTL_Memory_AN
- FPGA的存储器代码的VHDL,verilog描述及测试代码
uart_tx
- 这是个UART发送的VHDL程序，调试过，还可以
compile_lib_of_Xilinx_ModelSim_with_compxlib
- 附件 介绍了如何 使用compxlib命令编译Xilinx的ModelSim仿真库，创建这个仿真库对ISE调用modelsim是必不可少的一步,该法完全自动化，免去繁杂的手动操作，是创建这个仿真库最简洁的方法之一
eclock
- 定时器的编程，vhdl语言，可以实现24时制定时器
crc_7GPGA
- 用FPGA实现CRC算法，只用一个脉冲就能实现，比传统的移位算法大大节约时间
pll
- 用FPGA实现数字锁相环，开发环境为ISE
Clock
- 用Verilog 实现的电子时钟，给初学者一个模版，学习Verilog。
mimasuo
- vhdl 实验报告 verilog rs触发器 vhdl实验 vhdl 实验 报告 verilog rs触发器 vhdl实验
VHDL
- 实现4种常见波形正弦、三角、锯齿、方波（A、B）的频率、幅度可控输出（方波 A的占空比也是可控的），可以存储任意波形特征数据并能重现该波形，还可完成 各种波形的线形叠加输出。
vhdlyuyan
- vhdl语言主要描述语句的说明和使用方法，内附例子可供学习提高
vhd100examples
- 使用vhdl语言编写的100个常用程序的例子