CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .40 .41 .42 .43 .44 3545.46 .47 .48 .49 .50 ... 4323 »
  1. FPGA-VHDL-Time-Constraints-example

    0下载:
  2. FPGA VHDL Time Constraints Example
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:614.72kb
    • 提供者:mark
  1. New_UART_verilog

    1下载:
  2. 这个是最新的UART的verilog代码,里边含有和UART相关的所有function,比如状态机,接收发送FIFO等相关代码。-New UART verilog sample code,Include FIFO code state mashine code ,recevier/trasmiter code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.99kb
    • 提供者:parkershe
  1. DE2_70_D5M_XVGA

    0下载:
  2. 针对DE2修改的工程文件,可以正常输出1280*1024的视频图像,并且可以自行进行源码的修改-For DE2 modified project file, it can output 1280* 1024 video image, and modify the source code can be
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:276.63kb
    • 提供者:ddiao
  1. sdram_ov7670_rgb_vga_640480

    1下载:
  2. ov7670摄像头工程源码,使用的是黑金开发板,摄像头正常输出640*480的视频图像,对开发人员有很好的参考价值-ov7670 camera project source code, using the black gold development board, camera normal output of 640* 480 video images, the developers have a good reference value
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:1.29mb
    • 提供者:ddiao
  1. 17_usb_device

    1下载:
  2. 基于NIOS II的USB驱动设计,在FPGA平台上加入NIOS处理器以及需要的ip构成嵌入式系统实现USB数据传输-NIOS II design is based on the USB drive, and the need to join NIOS processor on an FPGA platform ip constitute embedded systems USB Data Transfer
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:2.91kb
    • 提供者:ddiao
  1. 16_ps2_keyboard

    0下载:
  2. 基于NIOS II的键盘驱动设计设计,在FPGA平台上加入NIOS处理器以及需要的ip构成嵌入式系统实现键盘的控制-NIOS II keyboard-driven design-based design, and the need to join NIOS processor on an FPGA platform ip constitute embedded systems keyboard control
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.49kb
    • 提供者:ddiao
  1. altera

    0下载:
  2. altera官方的各种有用的参考资料,都是自己收集的,遇到问题可以很方便的查看-altera official variety of useful references, are their own collection, problems can easily view
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-10
    • 文件大小:16.21mb
    • 提供者:ddiao
  1. test8

    0下载:
  2. xilinx工程文件,test8.v是源代码,实现了逐位进位的加法器、减法器,和逻辑运算功能。运行通过,仿真成功。-Xilinx engineering documents, test8. V is the source code, to achieve the cascaded carry adder, subtracter, and logical operations function. Running through, the simulation is successful.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:139.53kb
    • 提供者:gjjh
  1. saa7113_i2c

    0下载:
  2. I2C 的配置,基于 SAA7113 AD采样的-I2C configuration, based on the SAA7113 AD,,,,,,,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:1.88kb
    • 提供者:sushuai
  1. VGA_verilog

    0下载:
  2. 一个用verilog写的基于VGA接口的屏幕保护电路,创意点在于动画的显示没有借助于图片的更替,而是纯逻辑的演算。-Based on a screen using verilog write protection circuit VGA interface, creative point is animated by means of pictures showed no change, but a purely logical calculus.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:340.73kb
    • 提供者:顾客
  1. tlv2553 verilog

    0下载:
  2. tlv2553 verilog TI 的ad转换芯片 在modelsim 上进行波形仿真
  3. 所属分类:VHDL编程

    • 发布日期:2014-06-03
    • 文件大小:1.17kb
    • 提供者:sunlu__1988
  1. dac9747

    1下载:
  2. 主要完成ADI公司的DAC(数字-模拟转换器)AD9747的SPI接口及寄存器配置-Mainly to complete ADI' s DAC (digital- analog converter) SPI interface to configure the AD9747 and the register of
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.26kb
    • 提供者:ywy
« 1 2 ... .40 .41 .42 .43 .44 3545.46 .47 .48 .49 .50 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭