资源列表
PS2_verilog_source
- 在vhdl开发环境下,关于协议PS2 verilog 源码
MFSK_VHDL
- 多进制数字频率调制(MFSK)系统VHDL程序
fir_16
- fir低通滤波器 用于dspbuilder pll:25ns data 400khz sin 10.8khz
cic-simo
- 用于dspbuilder 可以直接生成vhdl源码,或者verilog源码
MPEG
- MPEG-2TS 流嵌入控制数据的设计,设计的要求是用控制数据替换MPEG-2 TS 流中的空帧
quartus_unix[1]
- QuartusII8.0 Unix 和Linux按照指南
address_lookup
- 解交织地址产生的matlab代码,通过验证,可放心使用!
dianhuajifei
- Verilog语言编写的电话计费系统,这只是源代码,需要在quartusII等软件下运用
vga_vhdl
- 针对FPGA一个实现vga显示的很好的例程,vhdl语言编写。
multifunction_clock
- 此为多功能数字电子钟的vhdl代码,有闹钟、时间可调、计时等功能
ADCcontrol
- 利用c控制adc,主要是控制字写入,状态控制。
afb41325-6770-4395-a6e9-cc248fce9d2c
- 自己设计的,电子出租车计价器,看看有没有什么问题
