CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .49 .50 .51 .52 .53 3754.55 .56 .57 .58 .59 ... 4323 »
  1. P

    0下载:
  2. 该工程实现了BDPSK调制器的设计,其中的主要模块有差分编码模块、分频模块、延时模块等。该工程在Quartus软件下运行。-The project implements the design of BDPSK modulator, the main module has a differential coding module, frequency module, time delay module etc.. The operation of the project in Quartus so
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.02mb
    • 提供者:zhaohong
  1. shejidds

    0下载:
  2. DDS一个简单的直接数字频率合成,可以用的。NBU的同学们上数字系统设计必备-DDS a easy DDS。
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:506.05kb
    • 提供者:李吉伟
  1. pci32_0_example

    0下载:
  2. pci core 程序 FPGA 7系列ip核-pci core FPGA 7 series ip nuclear program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:555.54kb
    • 提供者:liangye
  1. kc705-pcie-rdf0106-14.4-c

    0下载:
  2. 适合ise14.4软件使用的KC705套件的PCIE核使用教程,这是相关的代码,实现了PCIE的基本功能 -KC705 ise14.4 software suite for use of the PCIE nuclear tutorial, which is the relevant code, to achieve the basic functions of PCIE
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-19
    • 文件大小:5.03mb
    • 提供者:liangye
  1. ml605_pcie_x4_gen2

    2下载:
  2. 使用与xilinx的ml605套件的pcie核程序,芯片 型号是v6系列的4通道的pcie设计。内部包括pcie ip核和用户端程序。已亲测。-Xilinx ml605 using the kit pcie nuclear program, chip model is v6 series of 4-channel pcie design. Internal including pcie ip core and client programs. It has been pro-test.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:3.77mb
    • 提供者:liangye
  1. testbench

    0下载:
  2. 这是基于xilinx ise软件中pci核的仿真程序。文件包括激励程序,顶层程序。可以用于modelsim仿真-This is based on xilinx ise software pci core simulation program. Files include incentive program, the top program. It can be used to simulate modelsim
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:14.08kb
    • 提供者:liangye
  1. AD_IIR_DA

    0下载:
  2. 该工程是信号经过ADS8326采集后,经过一个10阶带通IIR滤波器后,再经过10阶的带阻IIR滤波器,最后经过tlv5638输出。也可以选择信号经过AD采集后,直接送到DA输出。-The project is the signal after the ADS8326 collection, after a 10-order bandpass IIR filter, and then after 10 order bandstop IIR filter, and finally through
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-13
    • 文件大小:2.67mb
    • 提供者:machenxu
  1. XILINX-DSP

    0下载:
  2. xilinx DSP 开发指导教程,好用,VIRTEX 4 版-xilinx DSP development user guide , good, virtex 4 edition
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:628.76kb
    • 提供者:MA Xi-bin
  1. ALINX9226_DB4CE15

    0下载:
  2. ADC控制程序,使用环境为quartus。ADC芯片为ALINX9226-ADC control program, using the environment as Quartus. ADC chip ALINX9226
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-28
    • 文件大小:247.02kb
    • 提供者:周燕
  1. uart

    0下载:
  2. USB与pc机串口通讯的程序,开发环境为quartus11.0.该源程序是仿照黑金的教程来做的。能够往串口调试助手上顺利发文件。-Pc USB and serial port communication program development environment for quartus11.0. The source is modeled black gold tutorial to do. Serial debugging assistant can go on successfully
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-12
    • 文件大小:18.39mb
    • 提供者:周燕
  1. CH376

    1下载:
  2. 用VERILOG HDL语言写的usb程序。FPGA芯片用的是ALTERA公司的,编程所用的软件为quartus和nios,USB芯片为CH376.-VERILOG HDL language written with usb program. ALTERA FPGA chip using the company s software program used quartus and nios, USB chip CH376.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-22
    • 文件大小:6.06mb
    • 提供者:周燕
  1. edge

    0下载:
  2. 基于NIOS的硬件中断例程,该程序通过一个外部按键来验证一下中断凼数癿处理过程。所用的软件为quartus和nios。主要分为硬件开发及软件开发两部分。-Based on NIOS hardware interrupt routine, the program by an external button to verify that the interrupt number Taipa 癿 process. The software used for the quartus and nios.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-11
    • 文件大小:17.99mb
    • 提供者:周燕
« 1 2 ... .49 .50 .51 .52 .53 3754.55 .56 .57 .58 .59 ... 4323 »
搜珍网 www.dssz.com