资源列表
USB_save
- 这是基于FPGA的USB通讯程序。通过在quartus中建立SOPC，建立PIO口，并在NIOS中写驱动和寄存器等，实现USB通信。经检验，该程序通信正常。-This is FPGA-based USB communication program. By establishing the quartus in SOPC, establish PIO mouth and NIOS to write drivers and registers, realize USB communications.
8b10b
- 8b10b编解码代码，可以实现8b10b的编码及解码-8b10bencode deccode
caideng8
- 计能让一排灯（8只）自动改变显示花样的控制系统。可将实验板上的一排发光二极管作为彩灯用。控制器应有两种控制方式： ◆规则变化。变化节拍有0.5秒和0.25秒两种,交替出现,每种节拍可有8种花样,各执行一或二个周期后轮换。 彩灯变化方向有单向移动,双向移动,跳跃移动等。 ◆ 随机变化。变化花样相同，但节拍及花样的转换都随机出现。 -Total make a row of lights (8) to automatically change the display pattern
elevator_fpga
- 使用FPGA模拟的三层电梯，可以实现模拟开关门、上下行操作，通过LED灯显示电梯所在层数以及上下行状态-elevator fpga
keyboard
- 使用VHDL语言编写的可编程电子琴，可以实现演奏模式和回放模式-Using VHDL language programmable keyboard, can play mode and playback mode
VHDLkechengsheji
- VHDL的音乐播放器课程设计，相关代码和设计思路步骤都有，方便学习，参考。-VHDL music player curriculum design, the code and design steps, easy learning and reference.
xuliejiancejisuanqikongzhiqi
- VHDL序列检测器，计算器，控制器编码以及实现方法。-VHDL sequential detector, calculator, controller and its implementation method.
RISC-CPU
- 精简指令集 16位流水线CPU 可实现硬件模拟-16-bit pipelined RISC CPU hardware emulation can be achieved
Project
- 这是一个关于cache的verilog代码，有icache和dcache的实现-a verilog code about the cache including i cache and dcache
original-1-by-16-bit-multiplier
- 原码一位乘16位乘法器 用VerilogHDL语言实现-Original code A by 16-bit multiplier VerilogHDL language used to achieve
HWL_ASYNC_FIFO_DRAM_BA
- asynchronous fifo based on distributed RAM. xilinx fpga. VErilog language.
HWL_PRBS_GEN
- Efficient Shift Registers, LFSR Counters, and Long Pseudo-Random Sequence Generators. PRBS. Verilog language