资源列表
VHDL语言实现3—8译码器
- 应用VHDL语言编写的3—8译码器,简单易懂
12进制计数器
- 应用VHDL语言编写十二进制计数器
7位二进制计数器
- 应用VHDL语言编写设计一个带计数使能、异步复位、同步装载的可逆七位二进制计数器,计数结果由共阴极七段数码管显示
5×5乘法器
- 5×5乘法器
比较器的各种表示方式
- 可以用版本10.1打开工程文件,用VHDL的三种表达方式来做同样功能的比较器
verilog实现串并转换
- verilog实现串并转换的源代码
基于FPGA的简易CPU程序
- 基于FPGA的简易CPU程序,可完成连乘或连加等程序
R-S触发器
- R-S触发器的vhdl语言描述
数控分频器
- 数控分频器,可自主选择分频系数
Reed Solomon Code (32,16)
- 這篇是RS_CODE 16IN 32Out 範例
4位7段led程序
- 4位7段led源代码
