CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .22 .23 .24 .25 .26 627.28 .29 .30 .31 .32 ... 4323 »
  1. uart_v

    0下载:
  2. VHDL串口程序,通过验证,识货的快下载,精品-VHDL serial procedures, validated,识货faster downloads, quality
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:1.59kb
    • 提供者:dushibiao
  1. FPGA

    0下载:
  2. 大型设计中FPGA的多时钟设计策略,希望有需要的人喜欢-FPGA design of large-scale multi-clock design strategy, I hope there is a need of people like
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:186.42kb
    • 提供者:唐瑞
  1. cpldbus51

    0下载:
  2. CPLD与8051的总线接口VHDL源码-CPLD with 8051 bus interface VHDL source
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:49.68kb
    • 提供者:xjb
  1. 127774653

    0下载:
  2. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:777.39kb
    • 提供者:py
  1. send_test

    0下载:
  2. 输入时钟,可以得到周期性的有效信号以及同步信号,同时可以随时钟输出8个字节的数据-Input clock, can be an effective signal, as well as periodic synchronization signal, at the same time can be 8-byte clock output data
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:836byte
    • 提供者:stone
  1. testproject2

    0下载:
  2. 利用VHDL编写的counter程序,基于FLIP-FLOP-Counter the use of VHDL procedures prepared, based on the FLIP-FLOP
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:6.54kb
    • 提供者:xc
  1. 8051

    0下载:
  2. 8051单片机VHDL内核,内有说明,很详细,值得下载-8051 VHDL core, which has made it clear that, in great detail, it is worth downloading
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:722kb
    • 提供者:dushibiao
  1. mc8051

    0下载:
  2. mc8051内核,VHDL程序,内有说明,超详细.-mc8051 kernel, VHDL program, which has made it clear, super-detailed.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:197.55kb
    • 提供者:dushibiao
  1. usb_funct

    0下载:
  2. VHDL USB2.0接口源码,内有说明,详细.-VHDL USB2.0 interface source code, which is described in detail.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:192.31kb
    • 提供者:dushibiao
  1. pwm

    0下载:
  2. 实现PWM波型....使用VHDL语言-Realization of PWM waveform using the VHDL language ....
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:362.54kb
    • 提供者:xxj
  1. counter10

    0下载:
  2. 带LDN的的同步的预置数端子,并且带CLR的异步清零端-LDN synchronization with the preset number of terminals, and cleared with CLR Asynchronous client
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:1.64kb
    • 提供者:dws
  1. 100vhdl

    0下载:
  2. VHDL常用实例,适合初学者,有计时器等常用例子-Common examples of VHDL, suitable for beginners, there are examples of commonly used timer, etc.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:227.84kb
    • 提供者:xuxiaoling
« 1 2 ... .22 .23 .24 .25 .26 627.28 .29 .30 .31 .32 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭