资源列表
sin
- 产生150+90hz波形，需接12位ad，每周期采4096个点
MyCounter
- 可自由配置的通用计数器，我设计的时候一直在用
clock
- 一款多用电子时钟设计源程序 本源程序系`一款多用电子钟芯片 源程序,可有3开3关定时,且有受双限触发的定时口 该程序硬件系采用PIC16C55芯片LP振荡方式外接32768Hz晶振
sdram
- sdram controller.verilog
snake
- 移动蛇控制电路，用于控制7段显示器的 仿真蛇的移动，
booth
- booth乘法器电路，基四实现，附带有testbench
keyboardtest
- 键盘控制电路，以4*4键盘输入作为范例，进行了说明
FSM_writing
- VHDL/Verilog FSM的优化写法
uart_for_MCU
- 用VHDL为MCU编写的可用UART-通用异步收发器程序
The_6th
- 一个自己写的8位CPU程序，以Verilog语言实现，仅可做8×8的乘法和8/8的除法，功能不强大，但对于初学Verilog的人应该有些帮助
reg_add
- 在quartus中仿真通过的移位加程序的vhdl代码
PWM_DCmotorControl
- 基于VHDL的直流电机的PWM控制程序。