资源列表
boxing
- 用modelsim仿真一个正弦波产生程序，VHDL的正弦波代码
verilog
- 是几个用Verilog HDL语言编写的源代码（里面包括实现滤波器等），对想学习这个语言的朋友很有帮助！
T5B6B
- 5b6b编码，在光通信线路编码中有很广泛的应用。VHDL语言。
ramlib_06
- 这是一个有关FIFO的VHDL 程序。。。请大家下载分享。
Tips_C6713
- 都是一些verilog的小技巧,有兴趣的可以
USB
- 基于vhdl语言的usb驱动程序，适合电子人士进行开发，可移植性强
divide
- 除法器的设计本文所采用的除法原理是：对于八位无符号被除数A，先对A转换成高八位是0低八位是A的数C，在时钟脉冲的每个上升沿C 向左移动一位，最后一位补零，同时判断C的高八位是否大于除数B，如是则C的高八位减去B，同时进行移位操作，将C的第二位置1。否则，继续移位操作。经过八个周期后，所得到的C的高八位为余数，第八位为商。从图(1)可清楚地看出此除法器的工作原理。此除法器主要包括比较器、减法器、移位器、控制器等模块。
vga
- VHDL书写VGA源码，可用于FPGA和CPLD
ppoc
- 简单的POC实现与打印机，CPU的连接可以中断或查询方式。
sin_generator
- 在quartus 11 5.1 里用VHDL编写的正弦波发生器，经过仿真通过
ioRWTest
- C6000系列之6701开发板相关文件及说明
fpgasample
- C6000系列之6701开发板相关文件及说明