CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

按时间 按下载 按文件大小

排序选择：

« 1 2 ... .73 .74 .75 .76 .77 278.79 .80 .81 .82 .83 ... 4323 »

  1. vhdl

    0下载：
  2. 交通灯的设计，是基于vhdl的控制程序设计。

  3. 所属分类：VHDL编程

    • 发布日期：2008-10-13
    • 文件大小：2.92kb
    • 提供者：snowy

  1. plj

    0下载：
  2. [frequent.rar] - 等精度频率计的设计，已经在实验箱上运行的。

  3. 所属分类：VHDL编程

    • 发布日期：2008-10-13
    • 文件大小：16.09kb
    • 提供者：luoliwen

  1. ICL7135

    0下载：
  2. 本代码介绍了使用VHDL开发FPGA的一般流程，最终采用了一种基于FPGA的数字频率的实现方法。该设计采用硬件描述语言VHDL

  3. 所属分类：VHDL编程

    • 发布日期：2008-10-13
    • 文件大小：1011byte
    • 提供者：luoliwen

  1. mygood

    0下载：
  2. 用quartus6原理编辑方式写的简易频率计我自己的实验来的 保证能使请您认真查看谢谢

  3. 所属分类：VHDL编程

    • 发布日期：2008-10-13
    • 文件大小：1019byte
    • 提供者：luoliwen

  1. youname

    0下载：
  2. 用QUARTUS编译通过的等精度频率计，我错误，但有几个警告（不影响设计）。我的毕业设计啊！！！

  3. 所属分类：VHDL编程

    • 发布日期：2008-10-13
    • 文件大小：2.12kb
    • 提供者：luoliwen

  1. 24c01

    0下载：
  2. 基于Verilog-HDL的硬件电路的实现 9.4 脉冲频率的测量与显示

  3. 所属分类：VHDL编程

    • 发布日期：2008-10-13
    • 文件大小：1.44kb
    • 提供者：luoliwen

  1. clock

    0下载：
  2. 自己编写的一个verilog时钟程序，在xilinx的ISE仿真通过

  3. 所属分类：VHDL编程

    • 发布日期：2008-10-13
    • 文件大小：319.98kb
    • 提供者：lg

  1. task_function

    0下载：
  2. 自己编写的一个verilog HDL小程序，实现基本的task调用function的功能，对初学者有用。在xilinx的ISE仿真调试通过

  3. 所属分类：VHDL编程

    • 发布日期：2008-10-13
    • 文件大小：230.26kb
    • 提供者：lg

  1. gei_lei

    0下载：
  2. 格雷编码 格雷编码用VHDL编写

  3. 所属分类：VHDL编程

    • 发布日期：2008-10-13
    • 文件大小：106.35kb
    • 提供者：libo

  1. count24_04

    0下载：
  2. 24进制倒计时 24进制倒计时用VHDL编写

  3. 所属分类：VHDL编程

    • 发布日期：2008-10-13
    • 文件大小：125.72kb
    • 提供者：libo

  1. VHDL

    0下载：
  2. 数字系统设计中的全加器、10进制计数器、2-4译码器、摩尔状态机、2-1路选择器的源代码

  3. 所属分类：VHDL编程

    • 发布日期：2008-10-13
    • 文件大小：880.64kb
    • 提供者：李帆

  1. cordic

    0下载：
  2. cordic verilog 程序及仿真结果 8级流水线

  3. 所属分类：VHDL编程

    • 发布日期：2008-10-13
    • 文件大小：1.22kb
    • 提供者：elisen
« 1 2 ... .73 .74 .75 .76 .77 278.79 .80 .81 .82 .83 ... 4323 »
搜珍网 www.dssz.com