CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .73 .74 .75 .76 .77 278.79 .80 .81 .82 .83 ... 4323 »
  1. E5_1_AskMod

    0下载:
  2. matlab仿真2ask和4ask.可观察信号的时域波形和频谱图。-Matlab simulation 2ask and 4ask. Can observe the signal time domain waveform and spectrum.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-13
    • 文件大小:1.35kb
    • 提供者:杨某人
  1. w5500_spi_fpga

    0下载:
  2. 共两个文件,一个是对网络芯片W5500进行控制的master spi接口,另一个是w5500命令控制逻辑,命令格式按照w5500芯片的要求,分为地址段,控制段和数据段进行统一控制。此外提供w5500芯片初始化及读写控制流程图。-A total of two documents, one is the master SPI interface for network control chip W5500, the other is a w5500 command control logic, co
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-12
    • 文件大小:54.66kb
    • 提供者:nothing
  1. USART

    0下载:
  2. 基于USART的ARM与FPGA通信实验-Based on the ARM and FPGA communication experiment of USART
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-05
    • 文件大小:1.32mb
    • 提供者:萧砧
  1. spi

    0下载:
  2. 基于SPI总线的ARM与FPGA通信实验,需要用到stm32和fpga-ARM and FPGA based on SPI bus communication experiment, the need to use stm32 and FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-12
    • 文件大小:1.6mb
    • 提供者:萧砧
  1. text

    0下载:
  2. fpga锁相环实验——锁相环使用,开发环境为Quartus II -The fpga- phase-locked loop using phase-locked loop experiment, development environment for the Quartus II
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-14
    • 文件大小:1.88mb
    • 提供者:萧砧
  1. TSTBENCH

    0下载:
  2. FFT implementations using fused floating point operations
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-12
    • 文件大小:1.11kb
    • 提供者:harishmundrathi
  1. addition

    0下载:
  2. FFT implementations using fused floating point operations
  3. 所属分类:VHDL-FPGA-Verilog

  1. dot_product

    0下载:
  2. FFT implementation using fused floating point operations
  3. 所属分类:VHDL-FPGA-Verilog

  1. radix4

    0下载:
  2. FFT implementation using fused floating point operations
  3. 所属分类:VHDL-FPGA-Verilog

  1. fft

    0下载:
  2. FFT implementation using fused floating point operations
  3. 所属分类:VHDL-FPGA-Verilog

  1. cmos_in_axi4s_v1_0

    0下载:
  2. camera parallel interface to axi stream interface source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-16
    • 文件大小:6kb
    • 提供者:liyao
  1. Electric_clock

    0下载:
  2. Verilog数字时钟,已实现Diamond环境仿真与FPGA硬件测试-Verilog digital clock, has achieved Diamond FPGA hardware simulation and test environment
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-13
    • 文件大小:500.88kb
    • 提供者:陈弘舟
« 1 2 ... .73 .74 .75 .76 .77 278.79 .80 .81 .82 .83 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭