CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .70 .71 .72 .73 .74 275.76 .77 .78 .79 .80 ... 4323 »
  1. Example3

    0下载:
  2. 含异步清零和同步使能的加法计数器 二进制计数器是应用最多、功能最全的计数器之一,含异步清零和同步使能 的加法计数器的具体工作过程-Including synchronous and asynchronous clear to enable the addition counter binary counter is the most widely used one of the most versatile counter with asynchronous clear and spec
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-14
    • 文件大小:3.03kb
    • 提供者:贺泽伟
  1. Example2

    0下载:
  2. 基于 VHDL 格雷码编码器设计 格雷( Gray)码是一种可靠性编码,在数字系统中有着广泛的应用-Based VHDL design Gray Gray code encoder (Gray) code is a reliability of the encoder, it has been widely used in digital systems
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-13
    • 文件大小:2.85kb
    • 提供者:贺泽伟
  1. DSP_XINTF_FPGA

    1下载:
  2. DSP的XINTF功能和FPGA之间进行异步通信,调试通过,且运行稳定-Carried out between the DSP and the FPGA XINTF asynchronous communication functions, debugging, and stable operation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-13
    • 文件大小:5.39mb
    • 提供者:刘帅
  1. uarttx

    0下载:
  2. fpga板 verilog写的串口发送数据的模块,主要可以看下思路,也是可用的-Fpga board verilog write serial port to send data module, the main can look at ideas, is also available
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-11
    • 文件大小:1.03kb
    • 提供者:徐林
  1. iprecieve

    0下载:
  2. udp协议的ipreceive模块,用verilog写的,思路很明确-Udp agreement ipreceive module, written with verilog, the idea is clear
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-11
    • 文件大小:1.94kb
    • 提供者:徐林
  1. fft

    0下载:
  2. 快速傅里叶变换用verilog语言写的模块,,可以从中可以得到点思路-Fast Fourier transform verilog module, the experiment is available, you can get some ideas
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-13
    • 文件大小:2.15kb
    • 提供者:徐林
  1. verilogiic1121

    0下载:
  2. IIC通信Verilog源码,基于FPGA的IIC时序,有助提高对串行通信的认识。-IIC communication
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-14
    • 文件大小:464kb
    • 提供者:cao_sir
  1. verilogsram

    0下载:
  2. SRAM 读写实验,SRAM存储器的读写操作,Verilog源码有助于提高代码coding能力。使用例程。-SRAM write and read
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-15
    • 文件大小:81kb
    • 提供者:曹振吉
  1. uartfifo

    0下载:
  2. 串口通信例程,使用FIFO数据缓存。Verilog源码,基于FPGA的uart开发,加深理解。-uart communication
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-14
    • 文件大小:249.75kb
    • 提供者:曹振吉
  1. ctrl_fft

    0下载:
  2. 快速傅里叶变换的verilog 模块,经测试可用,之前用过。- U5FEB u901F u5085 u91CC u53F6 u53D8 u6362 u7684verilog u6A21 u5757 uFF0C u7ECF u6D4B u8BD5 u53EF u7528 uFF0C u4E4B u524D u7528 u8FC7 u3002
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-12
    • 文件大小:596byte
    • 提供者:徐林
  1. seg7_verilog

    0下载:
  2. 七段式LED数码管驱动,Verilog源码,FPGA开发学习。硬件描述语言基础学习。-LED driver
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-13
    • 文件大小:3.26mb
    • 提供者:曹振吉
  1. 06_lcd7_touch

    0下载:
  2. 基于7Z010的触摸屏驱动程序.开发板使用的是Xilinx公司的Zynq7000 系列的芯片, 型号为XC7Z010-1CLG400C, 400 个引脚的 FBGA 封装。 ZYNQ7000 芯片可分成处理器系统部分 Processor System(PS) 和可编程逻辑部分 Programmable Logic(PL)。 在 AX7010 开发板上,ZYNQ7000 的 PS 部分和 PL 部分都搭载了丰富的外部接口和设备,方便用户的使用和功能验证。-Touch screen dr
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-11
    • 文件大小:60.88mb
    • 提供者:johu
« 1 2 ... .70 .71 .72 .73 .74 275.76 .77 .78 .79 .80 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭