资源列表
multiplier_n_bits
- VHDL multiplier - input : two n (n customizable) bits width vectors
verilogsra-1
- SRAM 读写源程序，调试完全可以使用，希望对大家有帮助-SRAM read and write source, debugging can be used, we hope to help
1
- 实现两个乘数为1-3的乘法，输入利用拨码开关控制，输出结果在数码管上显示，编程语言为VHDL-To achieve a multiplier of two for the multiplication of 1-3, the use of dial switch control input, the output results in the digital tube display, programming language for VHDL
LAN_TEST12COPY2
- W5500+FPGA NIOS II UDP模式传数据-W5500+FPGA NIOS II UDP u6A21 u5F0F u4F20 u6570 u636E
DDS-verilog
- DDS是直接数字式频率合成器（Direct Digital Synthesizer）的英文缩写，是一项关键的数字化技术。与传统的频率合成器相比，DDS具有低成本、低功耗、高分辨率和快速转换时间等优点，广泛使用在电信与电子仪器领域，是实现设备全数字化的一个关键技术。文件写了一个DDS的例程，并编写了TB文件。-DDS is a direct digital synthesizer (Direct Digital Synthesizer) of the English abbreviation, i
vga_snake
- 这是一个基于VGA显示和PS2键盘的贪吃蛇游戏进入时屏幕提示“enter to play”，W,S,A,D四个CS游戏方向键，可按下P(PAUSE)暂停，进入选择关级，然后按下G（GO_ON）继续。游戏设置9关，每关吃下21个苹果即可过关。蛇的移动速度随着关级增加。每次按下按键都会有蜂鸣器提示声（暂时没有设置声音开关按钮，有兴趣的同学可以自己设计一下）。-This is a VGA-based display and PS2 keyboard greedy snake game when the
ds1302
- 利用DS1302芯片实现RTC（Real Time Clock，实时时钟）功能。驱动DS1302芯片，给芯片赋初始值，并通过LED灯显示DS1302的实时个位秒数（0~9）。-Realize RTC (Real Time Clock) function with DS1302 chip. Drive DS1302 chip, give the chip initial value, and through the LED display DS1302 real-time seconds (0 ~
ADC_dis
- 利用pcf8591芯片实现ADC功能，并将读取到的AD值显示到数码管上。-Using pcf8591 chip to achieve ADC function, and read the AD value to the digital tube.
buzzer_piano
- 实现一个简单的钢琴功能。按下按键K1~K6，BUZZER分别发出DO、RE、ME、FA、SO、LA六个音符。-To achieve a simple piano function. Press the keys K1 ~ K6, BUZZER issued DO, RE, ME, FA, SO, LA six notes.
Vhdl-code-a-testbench
- 基于VHDL编写的LED灯程序及testbench-LED code & testbench for VHDL
flash_M25P64_Verilog
- fpga 读写flash源程序，希望对大家有用，可以借用，改改就可以了-Fpga read and write flash source program, we hope to be useful, you can borrow, change on it
FPGA-8253
- 本文就基于 FPGA微机与接口实验平台设计的问题，首先讲述了 核心板的设计。在 FPGA基础上，以可编程计数器 / 定时器 8253 和可编程并行控制器 8255为例，并介绍了 8255 和 8253 接口芯片，用 VHDL语言设计了8255 和 8253 的功能，最后在 ModelSim SE开发软件上实现了编译、调试、-In this paper, based on FPGA computer and interface experimental platform design issues