CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

按时间 按下载 按文件大小

排序选择：

« 1 2 ... .83 .84 .85 .86 .87 288.89 .90 .91 .92 .93 ... 4323 »

  1. verilog6

    0下载：
  2. verilog除頻器可用於編碼段運\用可以穩定電路設計

  3. 所属分类：VHDL编程

    • 发布日期：2008-10-13
    • 文件大小：327.64kb
    • 提供者：蔡宗翰

  1. verilog7

    0下载：
  2. 2對4解多工可以用來擴充至4對8解多工經硬體驗證過可用

  3. 所属分类：VHDL编程

    • 发布日期：2008-10-13
    • 文件大小：228.96kb
    • 提供者：蔡宗翰

  1. verilog8

    0下载：
  2. 鍵盤掃描ｖｅｒｉｌｏｇ硬體驗證可以將開發版鍵盤功能使用

  3. 所属分类：VHDL编程

    • 发布日期：2008-10-13
    • 文件大小：172.68kb
    • 提供者：蔡宗翰

  1. verilog9

    0下载：
  2. ｖｅｒｉｌｏｇ實現算術運\算後利用7段顯示器將結果輸出

  3. 所属分类：VHDL编程

    • 发布日期：2008-10-13
    • 文件大小：132.92kb
    • 提供者：蔡宗翰

  1. 5050PWM_V54

    0下载：
  2. FPGA 实现基于ISA接口的3路编码器计数，和3路PWM/DA输出 编码器计数包括倍频、鉴相 PWM实现12位分辨率

  3. 所属分类：VHDL编程

    • 发布日期：2008-10-13
    • 文件大小：1.03mb
    • 提供者：吴波

  1. time

    0下载：
  2. vhdl语言编写秒表程序 内含每个模块的源程序

  3. 所属分类：VHDL编程

    • 发布日期：2008-10-13
    • 文件大小：230.06kb
    • 提供者：BILL

  1. Released-FPGA-CODE-AD9289-RevD

    0下载：
  2. AD9289的控制 使用Verilog语言

  3. 所属分类：VHDL编程

    • 发布日期：2008-10-13
    • 文件大小：331.57kb
    • 提供者：徐凯

  1. FRUDH

    0下载：
  2. 用VHDL实现频率计，可测量输入脉冲的频率，并进行简单校正

  3. 所属分类：VHDL编程

    • 发布日期：2008-10-13
    • 文件大小：171.41kb
    • 提供者：牛家

  1. 20077713594628186

    0下载：
  2. 基于 vhdl环境的程序 多路抢搭起

  3. 所属分类：VHDL编程

    • 发布日期：2008-10-13
    • 文件大小：28.66kb
    • 提供者：dawei

  1. Nios

    0下载：
  2. Altera公司开发的用于其FPGA的的Nios软核入门介绍

  3. 所属分类：VHDL编程

    • 发布日期：2008-10-13
    • 文件大小：1.47mb
    • 提供者：liukun

  1. dds

    0下载：
  2. DDS正弦信号发生器 频率和相位连续可调。频率最大2M

  3. 所属分类：VHDL编程

    • 发布日期：2008-10-13
    • 文件大小：3.72kb
    • 提供者：dsf

  1. multi8x8

    0下载：
  2. 实现了VHDL乘法器，8位乘法操作的完成

  3. 所属分类：VHDL编程

    • 发布日期：2008-10-13
    • 文件大小：2.81kb
    • 提供者：zxzx
« 1 2 ... .83 .84 .85 .86 .87 288.89 .90 .91 .92 .93 ... 4323 »
搜珍网 www.dssz.com