资源列表
baseonFPGA
- 实时电话计费系统是企业、事业单位信息管理的一个重要组成部分。介绍了一种用FPGA 器件实现电话计费系统 的方法, 并给出了设计框图和详细设计过程, 设计采用Verilog_HDL 硬件语言。
uart
- M_UART 介绍了通用异步收发器（UART）的原理，并以可编程逻辑器件FPGA为核心控制部件，基于超高速硬件描述语言VHDL在Xilinx公司的SpartanⅡ系列的2sc200PQ208-5芯片上编程完成UART的设计。经测试，该设计完全达到了设计要求。
Lab1_FPGA
- lab1——FPGA这个文件中体统了如何如何使用verilog Hdl以及如何使其在FPGA开发板上实现
Ultraedit_verilog
- 这个文件中提供了 verilog hdl 的在ultra edit32中编程所需要的语法
VeriRiscCPU
- 这个文件中使用verilog hdl简单的利用基本运算实现了微型的cpu设计开发过程
VHDL
- 曼彻斯特编码的VHDL源程序?
fir5
- 5阶fir滤波器，有详细的程序和附有文档，5阶fir滤波器，有详细的程序和附有文档
BCDconv
- BCD编码的Verilog HDL程序，能够实现BCD编码与卷积码。
ad_convert
- 用cpld控制时序通过usb传送数据到pc机的vhdl源码，用于一款心电图机。
unsigned_4_adder
- 通过vhdl语言实现四位无符号数的加法，四位拨位置数，用数码管输出结果
Music_Player
- 用vhdl实现的电子琴中的音乐播放模块，可以实现自动播放以及手动播放功能
CRACK
- 附件为Synplify9.2.2的license和破解方法