资源列表
DE2_Synthesizer
- 这是一个基于DE2平台的工程，适合于初学者学习DE2开发平台的很好的工程，是用Verilog语言编写的
DE2_Top
- 这是一个基于DE2平台的工程，适合于初学者学习DE2开发平台的很好的工程，是用Verilog语言编写的
DE2_TV
- 这是一个基于DE2平台的工程，适合于初学者学习DE2开发平台的很好的工程，是用Verilog语言编写的
BasedonVHDLdesigndigitalfrequencyof
- 本文用VHDL在CPLD器件上实现一种8 b数字频率计测频系统，能够用十进制数码显示被测信号的频率，不仅能够测量正弦波、方波和三角波等信号的频率，而且还能对其他多种物理量进行测量。具有体积小、可靠性高、功耗低的特点。
21
- 是FPGA程序。题目是USB接口应用系统设计实例
16
- 频率合成器实例模块（VHDL编写）
19
- FPGA信号调制通信系统设计实例
asynchoronization_FIFO_design
- 《Verilog HDL 语言编程》 异步FIFO设计（基于Verilog)
RS(204_188)decoder
- <Verilog HDL 语言编程》 RS(204,188)译码器的设计
Multplier
- 《Verilog HDL语言编程》 常有加法器（基于Verilog）
sdram
- sdram test controller altera
huawei_logic_Design
- FPGA逻辑设计，vhdl/verilog altera/xilinx 介绍