资源列表
CPU
- 以前在学校里的课程设计，使用verilog编写的一个CPU程序，可以下板子
usb
- usb 硬件实现 请大家多多指教
CPLD-VGA
- 有关verilog的硬件实现VGA设计的代码。
FPGA
- 有关FPGA芯片的管脚的封装的一些资料。
ByteBlasterII
- ByteBlasterII 下载线的制作
watch
- 一个用VHDL编程基于CPLD的EDA实验板开发可以实现顺计时和倒计时的秒表。要求计时的范围为00.0S~99.9S，用三位数码管显示。 （1） 倒计时：通过小键盘可以实现设定计时时间（以秒为单位，最大计时时间为99.9秒）。通过键盘实现计时开始、计时结束。当所设定的倒计时间到达00.0S后，自动停止倒计时，同时响铃。 （2） 顺计时：初始值为00.0S，通过键盘实现开始计时和结束计时功能。计时结束后，显示记录的时间。 （3） 用三个发光二极管正确显示以下状态：倒计时状态、顺计时状态
FPGAdesign
- 这是一本介绍FPGA设计过程中关键问题的资料书,对参加面试或工程设计有一定帮助
systemverilog
- 这是一本关于verilog编程语言的教程,对学习verilog语言有帮助
dianzizhong
- 用vhdl编写的简易电子中设计，经过测试成功，且用记事本上载，无需阅读器进行阅读。
fpgajpeg
- 基于FPGA的JPEG图像压缩芯片设计
CPLDexperiment
- 本实验教程选用Xilinx公司的产品X9572，与之配套的开发软件为ISE4.1i，可进行原理图的输入和VHDL硬件描述语言的输入，并且可利用Modelsim进行功能仿真和时序仿真。
LCDshow
- 基于VHDL的LCD显示程序,包含完整的源代码,锁脚文件以及下载文件,可直接下载使用