资源列表
ADCtest
- 利用Verilog HDL对AD7705进行控制ADC采样，实验室师兄的
caijika
- 基于FPGA的图像采集卡的设计与相关说明
test
- 几个fpga竞赛的设计例
vhdl_design
- 数字电子钟设计完整设计，包括原理介绍，程序设计，波形仿真
myDPll
- 本人写的数字锁相环，有模拟数据，学习锁相环很好的材料。参考书“数字锁相环路原理与应用”编写。
DCT
- altera fpga verilog 设计的基于查找表的DCT程序及zigzag扫描程序，已经过matlab 和modelsim 验证，文件中包含TESTBENCH ，直接可用
DE2_LCM_CCD
- 在altera DE2 的开发板上采集图像，到lcd显示的原程序 。
fpga_intr
- FPGA简:讲述了FPGA的基本概念、结构、发展
PS2_verilog_source
- 在vhdl开发环境下，关于协议PS2 verilog 源码
MFSK_VHDL
- 多进制数字频率调制(MFSK)系统VHDL程序
fir_16
- fir低通滤波器 用于dspbuilder pll：25ns data 400khz sin 10.8khz
MPEG
- MPEG-2TS 流嵌入控制数据的设计，设计的要求是用控制数据替换MPEG-2 TS 流中的空帧