CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .19 .20 .21 .22 .23 324.25 .26 .27 .28 .29 ... 4323 »
  1. DE2_115_SD_CARD

    0下载:
  2. altera 官方开发板DE2的SD卡源码,里面有详细的nios平台下的FAT32文件格式,并可以对SD操作-source of altera official development board DE2 for SD card , there are detailed FAT32 file format and read-write to SD on the nios platform
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-17
    • 文件大小:4.83mb
    • 提供者:王雨曦
  1. solutions_manual

    2下载:
  2. 数字系统设计与VHDL(第二版)Charles H.Roth, Jr.Lizy Kurian John著 金明录 刘倩译-solutions manual to digital systems design using vhdl, second edition
  3. 所属分类:VHDL编程

    • 发布日期:2012-10-21
    • 文件大小:4.83mb
    • 提供者:王杰
  1. VerilogHDL

    0下载:
  2. 详细介绍了VeriLog HDL语言的使用,从易到难,非常容易上手-Described in detail about VeriLog HDL language , from easy to difficult, very easy to learn
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-18
    • 文件大小:4.83mb
    • 提供者:朱晴
  1. FPGA-SD-COMMUNICATION

    3下载:
  2. 基于QUARTUSII软件 实现FPGA(ATERA CYCLONE II系列)与SD卡SD模式通信 所用语言位verilog HDL
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:4.83mb
    • 提供者:chenbinjie
  1. AD9512_ISE

    0下载:
  2. AD9512提供多路输出时钟分配功能,输入信号最高可达1.6 GHz。它具有低抖动和低相位噪声特性,能够极大地提升数据转换器的时钟性能。(AD9512 provide multiplexed output clock distribution function, the input signal of up to 1.6 GHz.It has a low jitter and low phase noise characteristics, can greatly promote the clo
  3. 所属分类:VHDL/FPGA/Verilog

  1. VHDLcircuitdesign

    0下载:
  2. 这是一本关于VHDL电路设计的原始英文版资料,但却通俗易懂,里面有每章讲解的例子设计-This is a VHDL circuit design on the original English version of the information, but user-friendly, there are examples in each chapter explain the design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-18
    • 文件大小:4.82mb
    • 提供者:kemuni
  1. Circuit-Design-With-VHDL-MIT-Press-eBook

    0下载:
  2. Learning VHDL from scratch. Great book.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-17
    • 文件大小:4.82mb
    • 提供者:Crapoulito
  1. Computer-Architecture-lab5

    0下载:
  2. 计算机组成实验作业5,fpga开发板,verilog语言编写-Composition of experimental computer operating 5, fpga development board, verilog language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-18
    • 文件大小:4.82mb
    • 提供者:聪聪
  1. MIT[1].Press_.Circuit.Design.with.VHDL._2004_.TLF

    0下载:
  2. This verilog vending machine code. We can eat beverage and soda with only $1.25-This is verilog vending machine code. We can eat beverage and soda with only $1.25
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-17
    • 文件大小:4.82mb
    • 提供者:Psycho
  1. VHDL_PEDRONI

    0下载:
  2. this the vhdl pedroni book-this is the vhdl pedroni book
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-18
    • 文件大小:4.82mb
    • 提供者:samtab
  1. VHDLVolneiAPedroni

    0下载:
  2. This book deals with the VHDL programming with synthesible examples...good for begineers
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-18
    • 文件大小:4.82mb
    • 提供者:suresh
  1. DA_TLC5620

    0下载:
  2. TLV5620 Verilog程序,实现多通道DA模块控制,波形信号输出。-Verilog TLV5620 program to achieve multi-channel DA module control, waveform signal output.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-19
    • 文件大小:4.82mb
    • 提供者:张工
« 1 2 ... .19 .20 .21 .22 .23 324.25 .26 .27 .28 .29 ... 4323 »
搜珍网 www.dssz.com