资源列表
uart
- M_UART 介绍了通用异步收发器（UART）的原理，并以可编程逻辑器件FPGA为核心控制部件，基于超高速硬件描述语言VHDL在Xilinx公司的SpartanⅡ系列的2sc200PQ208-5芯片上编程完成UART的设计。经测试，该设计完全达到了设计要求。
Lab1_FPGA
- lab1——FPGA这个文件中体统了如何如何使用verilog Hdl以及如何使其在FPGA开发板上实现
Ultraedit_verilog
- 这个文件中提供了 verilog hdl 的在ultra edit32中编程所需要的语法
VeriRiscCPU
- 这个文件中使用verilog hdl简单的利用基本运算实现了微型的cpu设计开发过程
diantikongzhimonichengxu
- 一个电梯控制模拟程序 做得很好 有很形象的动画展示
LCAS
- 链路铜梁调整机制的实现方案，该方案是在MSTP中实现链路容量动态调整的关键技术。是基于SDH中的VCAT，在未来的传送网通信中应用广泛
VHDL
- 曼彻斯特编码的VHDL源程序?
fir5
- 5阶fir滤波器，有详细的程序和附有文档，5阶fir滤波器，有详细的程序和附有文档
BCDconv
- BCD编码的Verilog HDL程序，能够实现BCD编码与卷积码。
UP3_RTC_CLOCK
- 在UP3开发板上已经验证过的VHDL代码。精确到十分之一秒，具有闹钟，整点报时，时间可重新设置等功能，在LCD1602上显示。绝对推荐，比网上其他类似代码功能要全而且经过验证。最关键的是该代码是直接通过I2C总线来获取UP3开发板上的实时时钟芯片的时间的,当然也可以通过I2C对时钟芯片进行设置.
AES_RTL
- 使用Verilog HDL 實現AES硬體加解密
ad_convert
- 用cpld控制时序通过usb传送数据到pc机的vhdl源码，用于一款心电图机。