资源列表
constraint_design_and_timing_analysis
- 关于Xilinx_ISE环境下，约束设计和时序分析的应用指南，蛮实用的
ISE_assistant_design_tool
- Xilinx－ISE辅助设计工具的中文使用说明，包括IP核生成器，布局布线器，FPGA底层编辑器，时序分析器，集成化逻辑分析工具，功率分析工具
PPT_timing-constraint
- PPT的形式演示Xilinx-ISE环境下时序约束的实现个结果
Implementing_Floating-Point_DSP
- For developers using FPGAs for the implementation of floating-point DSP functions, one key challenge is how to decompose the computation algorithm into sequences of parallel hardware processes while efficiently managing data flow through th
eda
- 消抖程序，已经通过软件仿真，验证通过，并在试验箱上下载成功，可以达到预期的效果
RiscCpu
- 4位RISC指令CPU源码,需要的朋友可以看看!
FPGA
- FPGA控制VGA接口显示汉字!VHDL源码!喜欢的朋友可以看看!
interleave
- 数据交织器 verilog HDL源文件
syn_frame
- 帧同步Verilog HDL源程序 实现接收机的同步功能
CRC
- verilog 实现循环冗余校验 源代码
add
- 加法器 用VerilogHDL实现加罗华域加法器
uart_serial
- UART接口的VHDL源代码，成功应用于SOC项目开发中，请勿用于商业用途。