CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

按时间 按下载 按文件大小

排序选择：

« 1 2 ... .15 .16 .17 .18 .19 320.21 .22 .23 .24 .25 ... 4323 »

  1. wsmcu51btl_exe

    0下载：
  2. VHDLram控制器vhdl程序lib_06.zip

  3. 所属分类：VHDL编程

    • 发布日期：2008-10-13
    • 文件大小：4.91kb
    • 提供者：刘林

  1. MuISP10

    0下载：
  2. VHDL例子程序列多达二十几个对初学都有很大帮助

  3. 所属分类：VHDL编程

    • 发布日期：2008-10-13
    • 文件大小：46kb
    • 提供者：刘林

  1. VHDL

    0下载：
  2. 1、正常的计时功能：即具有二十四小时计时功能 2、正常的显示功能 3、正常的调时功能 4、闹钟定时功能 5、整点报时功能

  3. 所属分类：VHDL编程

    • 发布日期：2008-10-13
    • 文件大小：494.75kb
    • 提供者：杨雄

  1. source

    0下载：
  2. 《Verilog HDL程序设计教程》源代码

  3. 所属分类：VHDL编程

    • 发布日期：2008-10-13
    • 文件大小：155.76kb
    • 提供者：JI LIU

  1. FUNDAMENTALSOFDIGITALLOGICWITHVERILOGDESIGN

    0下载：
  2. FUNDAMENTALS OF DIGITAL LOGIC WITH VERILOG DESIGN 将verilog和数电很好的结合在一起讲解

  3. 所属分类：VHDL编程

    • 发布日期：2008-10-13
    • 文件大小：6.49mb
    • 提供者：赵博

  1. bc_6

    0下载：
  2. 实现6位数据宽度的并串转换，编译和仿真完美实现,编程环境Quartus.

  3. 所属分类：VHDL编程

    • 发布日期：2008-10-13
    • 文件大小：1.66kb
    • 提供者：kehaiying

  1. Verilog5

    0下载：
  2. 多工器ｖｅｒｉｌｏｇ設計1對多快速解碼提供控制功能

  3. 所属分类：VHDL编程

    • 发布日期：2008-10-13
    • 文件大小：239.41kb
    • 提供者：蔡宗翰

  1. verilog6

    0下载：
  2. verilog除頻器可用於編碼段運\用可以穩定電路設計

  3. 所属分类：VHDL编程

    • 发布日期：2008-10-13
    • 文件大小：327.64kb
    • 提供者：蔡宗翰

  1. verilog7

    0下载：
  2. 2對4解多工可以用來擴充至4對8解多工經硬體驗證過可用

  3. 所属分类：VHDL编程

    • 发布日期：2008-10-13
    • 文件大小：228.96kb
    • 提供者：蔡宗翰

  1. verilog8

    0下载：
  2. 鍵盤掃描ｖｅｒｉｌｏｇ硬體驗證可以將開發版鍵盤功能使用

  3. 所属分类：VHDL编程

    • 发布日期：2008-10-13
    • 文件大小：172.68kb
    • 提供者：蔡宗翰

  1. verilog9

    0下载：
  2. ｖｅｒｉｌｏｇ實現算術運\算後利用7段顯示器將結果輸出

  3. 所属分类：VHDL编程

    • 发布日期：2008-10-13
    • 文件大小：132.92kb
    • 提供者：蔡宗翰

  1. 5050PWM_V54

    0下载：
  2. FPGA 实现基于ISA接口的3路编码器计数，和3路PWM/DA输出 编码器计数包括倍频、鉴相 PWM实现12位分辨率

  3. 所属分类：VHDL编程

    • 发布日期：2008-10-13
    • 文件大小：1.03mb
    • 提供者：吴波
« 1 2 ... .15 .16 .17 .18 .19 320.21 .22 .23 .24 .25 ... 4323 »
搜珍网 www.dssz.com