CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .15 .16 .17 .18 .19 320.21 .22 .23 .24 .25 ... 4323 »
  1. BC-ADDRESS

    0下载:
  2. B61580 1553B BC模式配置地址-B61580 1553B BC
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:954byte
    • 提供者:ye
  1. BC2

    1下载:
  2. 芯片驱动控制程序,实现BC模式 B61580 1553B-B61580 1553B
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:902byte
    • 提供者:ye
  1. 2

    0下载:
  2. 基于状态机的交通灯控制 交通灯初始状态为红灯,交通灯工作过程依次是红绿黄宏,黄灯3s,红灯9s,绿灯6s。-Traffic light control based on state machine Traffic lights initial state is red, traffic lights work process is followed by red and green yellow macro, yellow 3s, red 9s, green 6s.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:559.12kb
    • 提供者:虫虫喵
  1. 一个非标项目的原型设计

    0下载:
  2. 以前做的一个项目的架构原型,labview做的,也希望大家提意见,跟大家一起分享进步
  3. 所属分类:VHDL编程

  1. PS2-keyboard

    0下载:
  2. DE2-115实现键盘输入显示在lcd显示屏-DE2-115 keyboard input and show in the lcd
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:3.51mb
    • 提供者:Wang Yibing
  1. OV7725

    0下载:
  2. OV7725初始化源代码,已经通过工程实践的验证完全没问题。-this is the initialization code of OV7725 and is verified by engineer in the corporation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-05
    • 文件大小:5.12kb
    • 提供者:郭小兵
  1. Matrix

    0下载:
  2. 本程序我已经验证过了,没有问题,大家可以放心使用。-The Program I has already been verified, no problem, you can be assured use.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-19
    • 文件大小:4.73mb
    • 提供者:董泽芳
  1. led_seq

    0下载:
  2. 本程序我已经验证过了,没有问题,大家可以放心使用。-The Program I has already been verified, no problem, you can be assured use.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-19
    • 文件大小:4.71mb
    • 提供者:董泽芳
  1. ethernet

    0下载:
  2. ETHERNET,程序我已经验证过了,没有问题,大家可以放心使用。-ETHERNET, I program has already been verified, no problem, you can be assured use.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-05
    • 文件大小:145.14kb
    • 提供者:董泽芳
  1. verilog_key_music

    0下载:
  2. 系统时钟50 MHZ 按键输入 蜂鸣器输出-The system clock is 50 MHz Press to enter Buzzer output
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1mb
    • 提供者:lmfcg
  1. Versuch1.vhd

    0下载:
  2. Simply Hello World alias Hola with seven Segment unit
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.22kb
    • 提供者:tux86
  1. prueba

    0下载:
  2. Test for VHDL just a student version
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:24.54kb
    • 提供者:potac
« 1 2 ... .15 .16 .17 .18 .19 320.21 .22 .23 .24 .25 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭