CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .20 .21 .22 .23 .24 325.26 .27 .28 .29 .30 ... 4323 »
  1. Wave_GER

    0下载:
  2. 实现正弦、三角、锯齿、方波等4种的频率和幅度可控输出波形,还可完成各种波形的线形叠加输出,注解详细,值得学习-Achieve sinusoidal, triangular, serrated, Fang Bo and other 4 kinds of frequency and amplitude controllable output waveform, but also to complete the linear superposition of various waveforms out
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:10.1kb
    • 提供者:houjunfeng
  1. lab_ctrl

    0下载:
  2. 用VHDL语言编写的电梯控制系统程序,很值得学习的程序思路,注解详细-VHDL language with the elevator control system procedures, it is worth learning program ideas, comments in detail
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:160.56kb
    • 提供者:houjunfeng
  1. freq_cnt

    0下载:
  2. 用VHDL语言编写的频率计系统程序,很值得学习的程序思路-VHDL language with the frequency of the system program, it is worth learning program ideas
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:98.04kb
    • 提供者:houjunfeng
  1. NCO

    0下载:
  2. 用Verilog语言编写的数字振荡器,既可以通过频率控制字调整输出频率,也可以通过相位控制字调整其输出相位,已通过调试验证-Verilog language with the digital oscillator, both through the frequency control word to adjust the output frequency, you can also adjust the output phase through the phase control word, h
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.01kb
    • 提供者:houjunfeng
  1. IP

    1下载:
  2. USB+UART+I2C+VGA+ARM7+MC8051 altera IP核-USB+UART+I2C+VGA+ARM7+MC8051 Verrlog VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:3.63mb
    • 提供者:刘春焱
  1. PART5

    0下载:
  2. Wallace multiplier using VHDL. THis code is constructed using full adders and half adder circuits.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:362.54kb
    • 提供者:nisal senarathne
  1. fpga-jpeg

    0下载:
  2. fpga 实现 jpeg 编码,已在altera 公司fpga上测试通过。-jpeg encoder ,has been tested in altera FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:101.47kb
    • 提供者:
  1. hdmi_demo

    1下载:
  2. hdmi 视频编解码输入输出模块,verilog实现-hdmi encoder and decoder in verilog.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:42.43kb
    • 提供者:
  1. dvi_demo

    0下载:
  2. verilog实现的DVI 视频编码输出与输入,已在altera Cyclone IV 上实现。-DVI encode and decode in Verlog language.Have been tested in altera FPGA Cycloene IV
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-05
    • 文件大小:46.23kb
    • 提供者:
  1. PCNN FPGA

    0下载:
  2. 用VHDL语言写的PCNN一个神经元的工作机制
  3. 所属分类:VHDL编程

  1. LED

    0下载:
  2. FPGA LED QUARTUISS VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-05
    • 文件大小:10.61kb
    • 提供者:z
  1. OExp11-OwnMCPU

    1下载:
  2. 浙江大学计算机组成实验课工程代码,多周期CPU设计控制器实现。-Multi-cycle CPU design of the controller.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-24
    • 文件大小:7.17mb
    • 提供者:林恣
« 1 2 ... .20 .21 .22 .23 .24 325.26 .27 .28 .29 .30 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭