资源列表
time
- vhdl语言编写秒表程序 内含每个模块的源程序
AD9229-FPGA-files
- adi串行AD AD9229的控制使用ISE平台 Verilog语言
Released-FPGA-CODE-AD9289-RevD
- AD9289的控制 使用Verilog语言
FRUDH
- 用VHDL实现频率计,可测量输入脉冲的频率,并进行简单校正
20077713594628186
- 基于 vhdl环境的程序 多路抢搭起
Nios
- Altera公司开发的用于其FPGA的的Nios软核入门介绍
dds
- DDS正弦信号发生器 频率和相位连续可调。频率最大2M
multi8x8
- 实现了VHDL乘法器,8位乘法操作的完成
xor_mul
- 使用列表法,VHDL语言实现的基于多项式基的有限域乘法器,用于AES算法等对有限域乘法有要求的算法
Verilog
- Verilog教程,讲述Verilog在cpld/fpga中从设计到仿真全过程。
ISE_chinese_user_guide
- Xilinx—ISE的中文使用说明,写的很简单,但对于入门者很实用。看过市面上很多Xilinx的书,发现很多都是在这本书的基础上稍加改写,。
cic_4_dec
- 实现4倍抽取的CIC抽取滤波器模块的Verilog实现,在对数据进行抽取之前,首先进行滤波
