资源列表
sobel
- Verilog代码实现Sobel算子，包括整个工程，仿真也有。。仿真表明该程序能实现Sobel 算子硬件实现-Verilog，Sobel Operator
uart_all
- verilog 的UART发送接收实验的实现代码-The realization of UART (verilog)
programable_fir
- 采用xilinx的可变参数的FIR滤波器-Variable parameters using xilinx FIR filter
CORDIC_SINE
- 在ISE10.0下的CORDIC算法产生正弦波，可控制其幅度等参数-Under the CORDIC algorithm in the ISE10.0 produce sine wave, its amplitude and other parameters can be controlled
vtvt_tsmc180_release
- 弗及利亚理工开发的T$MC180nm数字开发库-T$MC 180nm digital lib from VT
PWM
- Core_PWM,verilog语言编写，可用于电机驱动
OpenMIPS_VHDL_study_v1.0
- 10天实现OPENMIPS处理器-VHDL版[内有详细代码，testbench和设计文档，十天教你学会MIPS架构CPU设计]-10 days to achieve the OPENMIPS processor-VHDL version [within a detailed code, testbench and design documents, ten days to teach you to learn MIPS architecture CPU design]
xinhao
- 实用信号源的设计与制作参考资料(AD9851 DDS芯片,含源程序)-Practical source of design and production of reference (AD9851 DDS chip, including source code)
c8_uart
- UART program in verilog
Digital.Logic.And.Microprocessor.Design.With.VHDL.
- 设计数字电路和CPU的教程，使用VHDL语言。国外牛人写的书，很强大，很详细，英文原版电子书。-Digital.Logic.And.Microprocessor.Design.With.VHDL
Calendar
- ① 用EDA实训仪的I/O设备和PLD芯片实现数字日历的设计。 ② 数字日历能够显示年、月、日、时、分和秒。 ③ 用EDA实训仪上的8只八段数码管分两屏分别显示年、月、日和时、分、秒，即在一定时间段内显示年、月、日（如20080101），然后在另一时间段内显示时、分、秒（如00123625），两个时间段能自动倒换。 ④ 数字日历具有复位和校准年、月、日、时、分、秒的按钮，但校年和校时同用一个按钮，即在显示年、月、日时用此按钮校年，在显示时、分、秒时则用此按钮校时，依此类推。-① T
DE2_70_TV
- Verilog，DE2-70 TV范例，视频解码-An Example of convert dvd to video display moniter for DE2-70 in verilog