资源列表
IC035os142_min_bestcase
- 数字电路设计，基本单元逻辑综合库，Worsst case 低温高速条件库，可用dc_shell 环境下调用进行RTL综合。-Digital circuit design, the basic unit logic synthesis libraries, Worsst case conditions of high temperature slow libraries, available dc_shell environment called for RTL synthesis.
02_run_flash_led
- 在这一个实验，我们要以上图作为基础，建立一个并行操作的流水灯模块。扫描频配置定为100 Hz，而每一个功能模块在特定的时间内，将输出拉高。-In this experiment, we should above figure as the foundation, set up a parallel operation of flowing water light module. Scanning frequency configuration at 100 Hz, and each functi
Verilog-tutorial
- verilog语言教程 HDL语言的速成指南-Quick Guide verilog HDL language language tutorial
xinhaofashengqi
- 信号发生器，可产生多种信号，频率相位可自由控制-Signal generator, can produce a variety of signals, the frequency can be freely controlled phase
EDAdeisgn(2)
- 该文件中是关于一些VHDL许多编程实例以及源码分析，希望对VHDL爱好者有用。卷2实例包括：多路彩灯控制器的设计与分析、智力抢器的设计与分析、微波炉控制器、数据采集控制系统、电梯控制器的设计与分析
VHDL
- 我做的作业，大家可以看看！ -I do homework, we can see! I do homework, we can see!
fft
- 用VERILOG语言实现的频谱分析仪（FFT)-VERILOG language with the Spectrum Analyzer (FFT)
PIPE_LINING_CPU_TEAM_24
- 采用Quatus II编译环境，使用Verilog HDL语言编写实现了五段流水线CPU。 能够完成以下二十二条指令（均不考虑虚拟地址和Cache，并且默认为小端方式）： add rd,rs,rt addu rd,rs,rt addi rt,rs,imm addiu rt,rs,imm sub rd,rs,rt subu rd,rs,rt nor rd,rs,rt xori rt,rs,imm clo rd,rs clz rd,rs slt rd,rs,rt sltu rd,
cronometro
- cronometer with counter updown and decoder with preescaler 100to1
FFT音频实验
- 利用stm32完成所录制音乐利用dsp库的fft变换(Use STM32 to complete the FFT transformation of the recorded music using the DSP library.)
sdram_sv
- sdram在quartus下的VerilogHDL描述，准确的是SystemVerilog，已调试成功，不过还没利用突发传输功能，内含modulesim的仿真文件。-sdram VerilogHDL under the quartus descr iption is accurate SystemVerilog, has been commissioning successful, but not using burst transmission, the simulation file con
veriloghdl
- 来自精益求精的德国人讲授的VERILOG课件，想接触FPGA/CPLD开发的人是必看的课件。