资源列表
div_even
- 偶数分频,包括验证程序,verilog实现,可综合
textio
- vhdl testbench的编写,textio的编写是一个难点,也是一个重点,而这是本人搜集的多篇关于textio的文章,同时附有简单注释!
19711Verilog
- verilog 比较基础的教程 呵呵 新手学习学习啊 大家有资料工乡
fadd
- 6级流水,verilog实现浮点数的加法,其中浮点数格式符合IEEE754标准
ModelSim
- ModelSim下用SystemC做设计验证方法与示例
vhdl
- 基于EDA技术的数字密码锁源程序代码,大学实训用的着
8051
- 8051的vhdl源代码,主要针对初学者
1111
- 基于FPGA的多波形发生器 基于FPGA的多波形发生器
ddsyixiang
- dds数字移相信号发生器,功能齐全通过验证
cunchuqi
- 存储示波器,功能齐全通过验证,毕业设计用
sinfasheng
- 正弦信号发生器(可扫频)通过验证 正弦信号发生器
chuzuche
- 出租车模块设计加nios2设计cup程序代码 出租车模块设计加nios2设计cup程序代码
