CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .52 .53 .54 .55 .56 557.58 .59 .60 .61 .62 ... 4323 »
  1. 11

    0下载:
  2. 华为FPGA设计流程指南 华为FPGA设计流程指南-FPGA Design Flow Guide Huawei Huawei FPGA Design Flow Guide
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:31.57kb
    • 提供者:cathy
  1. FFT

    0下载:
  2. FFT的VHDL实现程序 希望对大家有用 -FFT of the VHDL program hope to achieve useful
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:27.51kb
    • 提供者:cathy
  1. cpldfpga

    0下载:
  2. 《CPLDFPGA嵌入式应用开发技术白金手册》源代码-err
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:277.21kb
    • 提供者:cathy
  1. VHDL

    0下载:
  2. 本文介绍了 VHDL语言的学习总结,对于有一定VHDL语言基础的同行们 我想应该能起到一定作用。-This paper introduces the VHDL language summary, for a certain language VHDL-based colleagues I would like to be able to play a role.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:148.49kb
    • 提供者:邓忠飞
  1. UART_VHDL

    0下载:
  2. 异步串口通信VHDL源代码,通过了验证,最高通信速率可达384-Asynchronous serial communication VHDL source code, through the validation, the maximum communication rate of up to 384
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:11.88kb
    • 提供者:liujl
  1. VGA_2c5

    0下载:
  2. 用VHDL写的,直接在显示器上显示,分辨率为800*600,-Using VHDL written directly in the display shows that a resolution of 800* 600,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:299.82kb
    • 提供者:zhangxiaobo
  1. mc8051

    0下载:
  2. 8051 vhdl source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:17.71kb
    • 提供者:vincent
  1. vhdl_miaobiao

    0下载:
  2. 用vhdl实现秒表的功能,具有秒表功能,有分、秒显示,后期可以自己添加闹钟的模块。 -Use VHDL to achieve the functions of a stopwatch with a stopwatch function, who, seconds indicates that the latter can add their own alarm clock module.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:3.55kb
    • 提供者:佘斌
  1. ethernetblaster-200-202-gpl.tar

    0下载:
  2. ALtera网络Blaster的映射文件-Altera network mapping document Blaster
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-13
    • 文件大小:3.09mb
    • 提供者:李云
  1. baweichufaqi

    0下载:
  2. 介绍了利用VHDL实现八位除法,采用层次化设计,该除法器采用了VHDL的混合输入方式,将除法器分成若干个子模块后,对各个子模块分别设计,各自生成功能模块完成整体设计,实现了任意八位无符号数的除法。 -Introduced the use of VHDL to achieve eight division, the use of hierarchical design, the divider using VHDL mixed-input methods, will be divided in
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:4.54kb
    • 提供者:佘斌
  1. fpgashixiantongxin

    0下载:
  2. 提出了一种利用FPGA技术解决ARINC429通信的实现方案,该方案不仅使国内的ARINC429通信设备摆脱了对国外ASIC电路的依赖,还降低了设备成本,并且克服了国外ASIC电路的不足,实现了任意长度数据帧的群收和*功能,具有较好的应用前景。利用该方案研制的ARINC429数据通信卡,已成功应用于空空导弹测控设备中。 -A use of FPGA technology to solve ARINC429 Communication program, which not only make
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:5.85kb
    • 提供者:佘斌
  1. fpga_sram

    0下载:
  2. Altera cyclone ep1c6对sram idt71系列的读写时序控制-Altera cyclone ep1c6 of sram idt71 series of read and write timing control
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:380.09kb
    • 提供者:wmy
« 1 2 ... .52 .53 .54 .55 .56 557.58 .59 .60 .61 .62 ... 4323 »
搜珍网 www.dssz.com