CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .11 .12 .13 .14 .15 916.17 .18 .19 .20 .21 ... 4323 »
  1. statemachine

    0下载:
  2. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:4.1mb
    • 提供者:程建雷
  1. VHDL

    0下载:
  2. vhdl表示与综合,原书第二版,中文版,比较全,用超星打开-vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-22
    • 文件大小:6.05mb
    • 提供者:乔贝贝
  1. cpu8088

    0下载:
  2. 8088 verilog 源代码,详见V代码以及TESTBENCH仿真
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:1.07mb
    • 提供者:nieyang
  1. Decoder

    0下载:
  2. This a verilog file which is used as a decoder-This is a verilog file which is used as a decoder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:97.94kb
    • 提供者:hungnguyen
  1. bus

    0下载:
  2. 一个简单的总线bus代码,初学者可以借鉴学习-A simple bus-bus code, beginners can learn to learn
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:1.24kb
    • 提供者:tom
  1. shiftreg

    0下载:
  2. 本代码实现了移位寄存器功能,初学者可借鉴学习-This code implements the shift register functions, beginners can learn to learn
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:3.31kb
    • 提供者:tom
  1. 486bus

    0下载:
  2. 本代码实现了486总线的功能,初学者可以借鉴学习-This code implements the 486 bus functions, beginners can learn to learn
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.96kb
    • 提供者:tom
  1. outshiftreg

    0下载:
  2. 本代码实现了输出移位寄存器功能,初学者可以借鉴学习-This code implements the output shift register functions, beginners can learn to learn
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.24kb
    • 提供者:tom
  1. hello_led

    0下载:
  2. 在FPGA开发板显示字符串,采用VHDL语言,以简单的功能说明FPGA的开发流程.-In the FPGA development board shows the string, using VHDL language, in a simple functional descr iption FPGA-development process.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-23
    • 文件大小:6.97mb
    • 提供者:韩飞
  1. fulladder

    0下载:
  2. 本代码实现了全加器的功能,可供初学者学习-This code implements a full adder functions, for beginners to learn
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:3.45kb
    • 提供者:tom
  1. shuzizhong

    0下载:
  2. 这时用VHDL语言编写的多功能数字钟,具有正常的计时功能,还能进行校时、校分,并且具有整点报时功能-Then with the VHDL language multi-functional digital clock, with the normal timing functions, but also to the school, the school hours, and have the whole point timekeeping function of
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:441.27kb
    • 提供者:小黄
  1. audio_codec

    0下载:
  2. i2s协议时飞利浦公司专门为开发音频而开发的协议,这是它的VHDL代码,希望有帮助-i2s agreement, Philips developed specifically for the development of the audio protocol, which is its VHDL code, and want to help
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.66mb
    • 提供者:王涛
« 1 2 ... .11 .12 .13 .14 .15 916.17 .18 .19 .20 .21 ... 4323 »
搜珍网 www.dssz.com