CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .05 .06 .07 .08 .09 1110.11 .12 .13 .14 .15 ... 4323 »
  1. cpc1

    0下载:
  2. 实现序列检测的功能,对特定数字序列成功的检测-Achieve the function of sequence detection for detecting the success of a particular sequence of numbers
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:27.79kb
    • 提供者:蔡鹏程
  1. VGA

    0下载:
  2. 一个vga的完整工程,自己做的,相关的频率可以在网上找到-Vga of a complete project, do it yourself, the relevant frequencies can be found online
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:223.67kb
    • 提供者:wenjiong
  1. module

    0下载:
  2. 自己平时写的几个简单的模块,可以参考一下-He usually wrote a few simple modules, you can refer to
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.34kb
    • 提供者:wenjiong
  1. adder

    0下载:
  2. 自己做的几个不同方式实现的加法器的方法,可以参考一下-Adder several ways to do their own different ways, you can refer to
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.94kb
    • 提供者:wenjiong
  1. MODE

    0下载:
  2. 自己的找到的一些资料,感觉挺有用的,可以下来-Some find their own information, I feel quite useless, you can look
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:360.79kb
    • 提供者:wenjiong
  1. tsmc250nm

    0下载:
  2. 本封装库为TSMC 250纳米晶圆的调用哭,希望对大家有用-is packed by TSMC 250 NM
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-28
    • 文件大小:10.3mb
    • 提供者:黄贤
  1. quanzixongxiyiji-verilod

    0下载:
  2. 根据日常生活中的洗衣机使用流程设计状态。 空闲——加水——洗涤——排水——加水——清洗排水——甩干——报警 - according to the processes and the use of washing machine in the daily life of the design state. Idle-------- washing water drainage water------ alarm dry cleaning and drainage
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:640byte
    • 提供者:mousejohn
  1. 20140306mii

    0下载:
  2. 在digilent公司genesys开发板上,使用temac ip核实现了10/100M网口的驱动。-Implementation of a driver for 10M/100M ethernet communication on GENESYS form digilent.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-23
    • 文件大小:6.54mb
    • 提供者:黄悦
  1. PWM

    0下载:
  2. 主要是利用verilog语言实现PWM,并对其处理,易于采集和对比,-The main PWM is implemented using Verilog language, and the processing, easy collection and comparison,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:887byte
    • 提供者:阿坤
  1. 51he

    0下载:
  2. 51单片机的软核,可以下载到FPGA中使用,是开发FPGA的必备工具,很实用。-51 soft-core microcontroller can be downloaded to the FPGA use, is an essential tool for the development of FPGA, very practical.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.46mb
    • 提供者:孟德
  1. SDRAM

    0下载:
  2. 通过配置NOIS软核实现对SDRAM的读写控制-By configuring NOIS soft core to achieve the SDRAM read and write control
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-12
    • 文件大小:18.35mb
    • 提供者:夏勇
  1. ALU-and-Register-File

    0下载:
  2. ALU&Register Files(RF)之實現和其資料路徑的組合,包含了(1)ALU(2)Register File (RF)(3)Serial-in parallel-out register file(4)ALU + RF datapath-To learn the Verilog design for ALU and Register Files which are two main building blocks of a CPU.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:6.46kb
    • 提供者:sara kuo
« 1 2 ... .05 .06 .07 .08 .09 1110.11 .12 .13 .14 .15 ... 4323 »
搜珍网 www.dssz.com