CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .48 .49 .50 .51 .52 253.54 .55 .56 .57 .58 ... 4323 »
  1. ALU_design

    1下载:
  2. 74181alu vhdl设计,欢迎您的下载-74181alu vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-11-16
    • 文件大小:311.14kb
    • 提供者:wws
  1. Transmitter

    1下载:
  2. 该程序是整个OFDM发射机的程序,希望对做这方面的朋友用些帮助,也希望朋友们和我一起探讨OFDM收发信机。-The program is the whole OFDM transmitter of the program, want to do this in a friend with some help, I hope my friends join me to explore OFDM transceiver.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-08-16
    • 文件大小:2.52mb
    • 提供者:zhougongming
  1. calbr_ver_user

    1下载:
  2. Calibre user manual. All you need to know about using Calibre.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.47mb
    • 提供者:EE_grad
  1. C8051_mega_core.tar

    1下载:
  2. 8051单片机软核,测试代码和仿真环境,可直接上fpga使用,是一个成熟的ip核。经本人仿真以及在fpga上测试,完全正常。-8051 soft ip core, testbench, simulation environment
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:703.38kb
    • 提供者:sdwsh
  1. t51

    1下载:
  2. 用VHDL设计一个四舍五入判别电路,其输入为8421BCD码,要求当输入大于或等于5且小于10时,判别电路输出为1,小于5为0,大于等于10时输出为高阻态。 -VHDL design with a rounded judge circuit, its input 8421BCD code require that when the input is greater than or equal to 5 and less than 10, the discrimination circuit ou
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:634byte
    • 提供者:hualiayue
  1. PCI9052

    1下载:
  2. 用verilog语言编译的pci协议实现,而且有具体的电路图-Compiled with the verilog language pci protocol implementation, but also the specific circuit
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.85mb
    • 提供者:李超
  1. [FPGA]Capacitor_tester_on_CyclonEP1C3T144C8N

    1下载:
  2. 在Cyclon EP1C3T144C8N上实现的电容表 自己亲手设计制作验证过,附有详细的文档。 -A capacitor tester with a scale 1nF~9999uF.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:780.03kb
    • 提供者:自动闷骚机
  1. DSP_FIR_Lab

    1下载:
  2. DSP的FIR实验,包含三种FIR实现形式,直接型,转置型,累加型,并且附带testbench,经过modesim测试没问题。-This is DSP FIR lab, it includes there forms to implement FIR, direct form, transposed form and time mulitple form, all code has been tested on Modesim.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-03-15
    • 文件大小:7.07kb
    • 提供者:hongwan
  1. lcdok

    1下载:
  2. 自己写的LCD控制器,在EP1C3T140C8上跑过,对初学者有帮助,实在的VHDL代码-Write your own LCD controller, in the EP1C3T140C8 last ran for help for beginners, it' s VHDL code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:721.5kb
    • 提供者:陈俊
  1. chufaqi

    1下载:
  2. VHDL除法器设计,配合移位减法方式设计除法器以节省硬件成本-VHDL divider design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:1.11kb
    • 提供者:ZLD
  1. dianti

    1下载:
  2. FPGA的电梯控制程序,用vhdl语言实现电梯的控制的代码-FPGA elevator control program, using vhdl language implementation code for the control of the elevator
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-12-18
    • 文件大小:3.23kb
    • 提供者:萤火虫
  1. chengfa-verilog

    1下载:
  2. booth乘法器verilog代码.利用移位和加法来实现乘法-verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:137.88kb
    • 提供者:王林
« 1 2 ... .48 .49 .50 .51 .52 253.54 .55 .56 .57 .58 ... 4323 »
搜珍网 www.dssz.com